Устройство для приема трехкратно повторяемых команд управления Советский патент 1981 года по МПК H04L1/08 H03M13/51 

(54) УСТРОЙСТВО ДЛЯ ПРИЕМА ТРЕХКРАТНО ПОВТОРЯЕМЫХ КОМАНД УПРАВЛЕНИЯ

I

Изобретение . относится к устройствам для обнаружения и предотвращения ошибок в принятой информации и может использоваться в кодоимпульсных системах телеуправлейия.

Известно устройство для приема трехкратно повторяемых команд управления, содержащее блок памяти, распределитель и последовательно соединенные накопитель и дешифратор, управляющий вход которого соединен с выходом анализатора кодового признака 1.Однако известное устройство имеет низкую помехоустойчивость приема.

Целью изобретения является повышение помехоустойчивости приема.

Цель достигается тем, что в устройство для приема трехкратно повторяемых команд управления, содержащее блок памяти, распределитель и последовательно соединенные накопитель и дешифратор, управляющий вход которого соединен с выходом анализатора кодового признака, введены последовательно соединенные элемент И, первый элемент ИЛИ, первый счетчик, второй счетчик, второй элемент ИЛИ, первый дополнительный блок памяти, мажоритарный блок и первый ключ, последовательно соединенные третий элемент ИЛИ, второй дополнительный блок памяти, четвертый элемент ИЛИ и второй ключ, пятый элемент ИЛИ и третий счетчик, при этом второй вход

5 первого элемента ИЛИ, который является входом тактовых импульсов приема, объединен с тактовыми входами распределителя блока памяти и первого и второго дополнительных блоков памяти, первый вход элемента И, который является входом тактовых имtoпульсов обработки команд управления, объединен с тактовыми входами накопителя и анализатора кодового признака, объединенные сигнальные входы которых соединены с выходами первого и второго ключей, вторые

15 входы которых соединены соответственно с первым и вторым выходами распределителя, третий выход которого соединен со вторым входом элемента И, выход которого через третий счетчик соединен с сигнальным входом распределителя, первый выход которого соединен.со вторым входом второго элемента ИЛИ и с первыми входами третьего и пятого элементов ИЛИ, вторые входы которых соединень соответственно со вторым и третьим выходами второго счетчика, выход пятого элемента ИЛИ через блок памяти соединен со вторыми входами мажоритарного блока и четвертого элемента ИЛИ, третьи входы которых соединены соответственно с выходами второго и г|ервого дополнительных блоков памяти, объединенные информационные входы которых соединены с информационными входами блока памяти, а выходы первого счетчика соединены с соответствующими адресными входами блока памяти и первого и второго дополнительных блоков памяти.

На чертеже представлена структурная электрическая схема предложенного устройства.

Устройство для приема трехкратно повтбряемых команд управления содержит блок памяти 1, первый 2 и второй 3 дополнительные блоки памяти, емкость каждого из которых равна п - количеству элементов в одном повторении кодовой комбинации команды, мажоритарный блок 4, первый ключ 5, анализатор кодового признака 6, второй ключ 7, накопитель 8, дешифратор 9, первый - пятый элементы ИЛИ 10-14 соответственно, первый счетчик 15, емкость которого равна п, второй счетчик 16, распределитель 17, третий счетчик 18, емкость которого равна п, и элемент И 19.

Каждый принятый символ может являться последним символом трехкратно повторенной команды и запоминается и хранится в памяти в течение Зп тактов частоты F приема. Кроме того, в каждом из трех блоков памяти хранится п бит информации. Каждый такт приема происходит обновление информации: символ, записанный Зп тактов приема назад заменяется вновь поступающим. Выбор ячейки памяти при записи и при считывании информации осуществляется с помощью одного и того же первого счетчика 15.

В результате этого после записи последнего символа трехкратно повторенной ко.манды независимо от того, в какую ячейку памяти и в какой блок памяти она проведена в одноименных .ячейках всех трех блоков памяти записываются одноименные разряды трех повторений принятой команды, что позволяет осуществить мажоритарную обработку символов принятой команды путем одновременного последовательного считывания информации из трех блоков памяти. Кроме того, в устройстве предусмотрена регистрация команды методом простого приема, при этом из блоков памяти считываются принятые последними п символов. Полученная такими способами кодовая комбинация анализируется и при соответствии закону кодирования поступает на исполнение.

Предложенное устройство работает следующим образом.

Каждый короткий тактовый импульс, поступающий из устройства тактовой синхронизации (на чертеже не показано) с частотой F приема, устанавливает первое состояние распределителя 17, переключает на короткое время блоки памяти 1-3 из режима считывания в режим записи. Это обеспечивает запись в соответствующий блок памяти принимаемого символа. Выбор блока памяти, в который производится запись, определяется состоянием второго счетчика 16, сигнал с выхода которого через один из элементов ИЛИ 11, 12 и 14 поступает на вход выбора кристалла соответствующего блока памяти 1-3, а выбор ячейки памяти определяется состоянием первого счетчика 15. После окончания записи выщеуказанный импульс через первый элемент ИЛИ 10 изменяет на «1 состояние первого счетчика 15.

В дальнейшем на вход третьего счетчика 18 через элемент И 19 и вход первого

счетчика 15 через первый элемент ИЛИ 10 и элемент И 19 поступают импульсы с частотой обработки f, которая выбирается из соотношения , где F- частота приема, п - число элементов кодовой комбинации

5 команды.

После подсчета каждых п импульсов с выхода третьего счетчика 18 на сигнальный вход распределителя 17 поступает сигнал, который переключает распределитель 17 последовательно во второе, третье и четвертое состояние.

При установке распределителя 17 в четвертое состояние сигнал с третьего выхода распределителя поступает на второй вход элемента И 19 и запрещает прохождение через непо импульсов частоты обработки. Разрешение прохождения импульсов обработки происходит после установки исходного состояния распределителя 17 импульсом частоты приема F.

Пусть во время записи первым сцетчи0 ком 15 выбирается i-тый адрес, .а вторым счетчиком 16 через третий элемент ИЛИ 12 выбирается первый дополнительный блок памяти 2. После записи только что принятого символа информации в ячейку памяти i первого дополнительного блока памяти 2 первый счетчик 15 устанавливается в состояние i + 1. Если в ячейку памяти i записан последний символ третьего повторения команды, то в ячейке i + 1 находится первый символ повторения команды, записанный

0 Зп тактов тому назад. Этот символ и по.сггупает первым на выход первого дополнительного блока памяти 2. Дальнейшее поступление импульсов обработки на вход первого счетчика 15 последовательно выбирает i -f 2, ... n адрес первого дополнительного блока памяти 2. Каждый раз после выбора п-го адреса переключается состояние второго счетчика 16 и через соответствующие схемы ИЛИ И, 12 и 14 выбирается

следующий блок памяти. После поступления на выход Зп импульсов первый счетчик 15 находится в состоянии выбора i + 1 адреса, а второй счетчик 16 - в состоянии выбора первого дополнительного блока памяти. Вследствие этого обеспечивается последовательная запись вновь поступившей информации в очередные ячейки соответствующих блоков памяти, а также последовательное считывание принимаемой информации.

Во втором состоянии распределителя 17 сигнал с его первого выхода осуществляет через вторые входы элементов ИЛИ 11, 12 и 14 выбор для считывания всех трех блоков памяти 1-3 и открывает ключ 7. Считанная одновременно из трех блоков информация поступает на вход мажоритарного блока 4. Вследствие того, что в одноименных адресах блоков памяти хранятся одноименные символы различных повторений, мажоритарный блок 4 исправляет каждый символ в соответствии со значением одноименных символов большинства повторений. С выхода мажоритарного блока 4 через открытый первый ключ 5 исправленная информация поступает на вход накопителя 8 и анализатора кодового признака 6. Если полученная с выхода мажоритарного блока 4 кодовая комбинация соответствует закону кодирования, анализатором кодового признака 6 вырабатывается сигнал «Верно, который поступает на управляющий вход дешифратора 9 и разрешает декодирование кодовой комбинации, находящейся в накопителе 8, после чего команда поступает на выход устройства для исполнения.

В третьем состоянии распределителя 17 анализируются последние п символов принятой команды. При этом сигнал со второго выхода распределителя 17 открывает второй ключ 7, кодовая комбинация из выбранного блока памяти поступает через второй ключ 7 на вход анализатора кодового признака и накопителя, где информация анализируется и при положительном результате анализатора передается на исполнение.

С переходом распределителя 17 в четвертое состояние работа устройства заканчивается до поступления очередного фронта частоты F приема.

Таким образом, предложенное устройство позволяет сочетать простой прием команд управления с мажоритарным, что при работе в условиях радиопротиводействия или при замираниях в радиоканале приводит к существенному повыщению помехоустойчивости приема. Реализация в предложенном устройстве простого и мажоритарного приема становится возможной вследствие перехода от анализатора принятой информации в реальном масштабе времени (со скоростью передачи), осуществляемого в блоках памяти 1 и 2, к анализу принятой и запомненной кодограммы из Зп символов, осуществляемому в сжатом масштабе времени (с повышенной скоростью) в течение каждого такта приема.

Формула изобретения

Устройство для приема трехкратно повторяемых команд управления, содержащее блок памяти, распределитель и последовательно соединенные накопитель и дешифратор, управляющий вход которого, соединен с выходом анализатора кодового признака, отличающееся тем, что, с целью повыщения помехоустойчивости приема, введены последовательно соединенные элемент И, первый элемент ИЛИ, первый счетчик, второй счетчик, второй элемент ИЛИ, первый дополнительный блок памяти, мажоритарный блок и первый ключ, последовательно соединенные третий элемент ИЛИ, второй дополнительный блок памяти, четвертый элемент ИЛИ и второй ключ, пятый элемент ИЛИ и третий счетчик, при этом второй вход первого элемента ИЛИ, который является входом тактовых импульсов приема, объединен с тактовыми входами распределителя, блока памяти и первого и второго дополнительных блоков памяти, первый вход элемента И, который является входом тактовых импульсов обработки команд управления, объединен с тактовыми входами накопителя

0 и анализатора кодового признака, объединенные сигнальные входы которых соединены с выходами первого и второго ключей, вторые входы которых соединены соответст, венно с первым и вторым выходами распределителя, третий выход которого соединен

5 со вторым входом элемента И, выход которого через третий счетчик соединен с сигнальным входом распределителя, первый выход которого соединен со -вторым входом второго элемента ИЛИ и с первыми входами третьего и пятого элементов ИЛИ, вторые входы которых соединены соответственно со вторым и третьим выходами второго счетчика, выход пятого элемента ИЛИ через блок памяти соединен со вторыми входами мажоритарного блока и четвертого элемента

5 ИЛИ, третьи входы которых соединены соответственно с выходами второго и первого дополнительных блоков памяти, объединенные информационные входы которых соединены с информационным входом блока памяти, а выходы первого счетчика соединены с соответствующими адресными входами блока памяти и первого и второго дополнительных блоков памяти.

Источники информации, принятые во в имaниe при экспертизе

- 1. Авторское свидетельство СССР № 337959, кл. Н 04 L 1/10, 1970.