Запоминающее устройство Советский патент 1981 года по МПК G11C11/00 

Изобретение относится к вычислительной технике, а именно к запоминающим устройствам процессоров и каналов вычислительных машин, и может быть использовано при построении ЭВМ, средств .автоматики, управления производственными процессами и к мутации сообщений. Известны запоминающие устройства содержащие блок памяти, вход которо го подключен к информационной шине, а выход - к вентилям сумматора. ЭВМ снабжена запоминающим устройством, содержащим восемь общих регистров, которые можно использовать в качеств аккумуляторов, указателей, содержащи адреса ячеек памяти, а также индексных регистров длиной в полное слово гп. Однако запоминающее устройство позволяет либо записасть информацию либо прочитать ее в течение одного цикла. Адресация памяти осуществляется программой. Указанные недостат ки существенно снижают функциональные возможности данного запоминающего устройства. Наиболее близким техническим решением к предлагаемому является запоминающее устройство, содержащее блок памяти адресов, информационные выходы которого подключены к соответствующей информационной шине, а один из адресных входов - к дешифратору, блок памяти микропрограмм, выход которого подключен к блоку счетчиков Г23. Данное устройство обладает рядом существенных недостатков. Во-первых, блок памяти имеет только один адресный вход, что позволяет прочитать и записать информацию в него только по одному адресу, т.е. в течение одного такта работы процессора доступна только одна ячейка, тогда как в большинстве случаев необходимо иметь доступ к двум операциям и записать результат по третьему адресу При существующей системе невозможно какое-либо распараллеливание пересылок информации, так как память име всего лишь один вход. При выборе длинного операнда, замещенного более чем в двух подряд расположенных ячейках памяти, необходима обработка адреса на арифметических блоках так как отсутствуют схемы перебора адресов памяти. Входящий в состав устройства блок счетчиков для целей переадресации не используется. Средства увеличения четного адреса на единицу позволяют выбрать не более двух подряд расположенных ячеек при чем старшее слово должно быть помещено в четную ячейку. Обратный перебор адресов от большего к меньшему вообще не предусмотрен. Цель изобретения - расщириФь i область применения устройства путем циклического выполнения микропрограм мы. Поставленная цель достигается тем что устройство содержит дополнительные дешифраторы, регистр призмаков адресов и коммутаторы, выходы которых подключены к соответствующим входам всех дешифраторов выходы дополнительных дешифраторов, подключены к другим адресным входам блДка памяти адресов, первый, второй и тре тий входы коммутаторов соединены с выходами блока памяти микропрограмм, блоком счетчиков и регистром признаков адресов соответственно, четве тый вход коммутаторов подключен ко входу устройства, а вход регистра пр знаков адресов подкшочен к блоку памяти микропррграмм. На чертеже дана блок-схема устрой ства. Устройство содержит блок 1 памяти адресов, информационные шины 2-4, дешифратор 5, дополнительные дешифраторы 6, коммутаторы 7, блок 8 памяти микропрограмм, блок 9 счетчиков (на чертеже не указан) регистр 10 пр знаков адресов, вход устройства, дешифраторы мнкропризнаков. Заломинакщее устройство работает следующим образом. При выполнении операций над числами, помещенными в блок 1 памяти адресов, в первом полутакте работы устройства вызываются на информа ционные оптаы 2-4, а во втором полутакте работы устройства информации с информационных шин 2-4 записывает34ся в блок 1 памяти адресов. Таким образом, в течение одного такта работы устройства участвуют шесть адресов ячеек блока памяти адресов три адреса чтения и три адреса за писи. Это позволяет осуществлять независимые и одновременные пересьтки по трем информационньм шинам, вызывать на обработку одновременно два операнда в первом полутакте и записывать результат so втором и т.д. Адреса ячеек блока памяти адресов задаются несколькими -источниками. Например, это может быть адрес, заданный по входу устройства от пульта управления (не показан) для выбора содержимого ячейки блока памяти адресов на индикацию. Другим источником адреса слуткит блок памяти микропрограмм, имекяций группы разрядов ( поля), активизирующие соответствую адресный вход блока памяти адресов . Третьим источником является блок счетчиков 9. Какой из источников адреса должет быть подключен к соответствующему дешифратору 5 и 6, оп- ределяется коммутаторами 7. Коммутас торы подключают к дешифраторам jm6o наиболее приоритетный ИСТОЧНИК - таковым является вход устройства (с пульта вмешивается оператор - ему дан высший приоритет), j-шбо тот источник, подключение которого определяется состоянием регистра 10 признаков адресов дополнительными разрядами блока 8 памяти микропрограмм. При адресации блока 1 памяти адресов из блока 8 памяти микропрограмм коммутаторы 7 работают следукяцим образом (фиг. 2): часть разрядов (поле) адреса задает номер ячейки блоке памяти адресов, а другой разряд является признаком поля. Если состояние этого разряда единичное, то значение разрядов поля пропускается коммутатором и воспринимается как активный адрес блока 1 памяти адресов. Если же состояние признака поля нулевое, то в данном такте работ устройства нет чтения (записи) на соответствую щую информационную шину 2, 3 или 4. При этом разряды поля используются для выборки прочих микроприказов через дешифраторы микроприказов ДЛЯ записи (чтения)информации на соответствующую информационную шину от прочих источников вычислительной машины (блоков, регистрор, ком5бинациОнных схем, не указаны. Нуле вое значение поля и признака поля означает отсутствие операции, т.е. нет адреса и нет микропризнака. Ука занное соединение блоков значительно повышает гибкость использования устройства, облегчает микропрограмм рование и экономит объем блока 8 памяти микропрограмм вследствие использЬвания одних и тех же разрядов как для адресации блока 1 памяти ад ресов, так и для кодирования микроприказов. Таким образом, эадаютс адреса явно и однозначно, что и необхода1мо при вьшолнении большинства алгоритмов обработки. Однако при обработке длинных опе рандов, формат которых в несколько раз больше чем формат слова блока 1 памяти адресов, необходим дополнительный аппарат, так как на обработку информация может выбираться только по частям словами блока 1 памяти адресов, и над каждым словом должна быть проведена одна и та- же операция. При явном задании адресов памяти микропрограмма будет линейной и займет много ячеек блока 8 памяти микропрограммо Если учесть, что каждая процедура в действительности не ограничивается одной ячейкой памяти, а составляет 6-10 ячеек, то стает очевидной громоздкость такой системы адресации. Для обработки длинных операндов используется переадресация памяти через блок 9 счетчиков, на которые заносится адрес первых из обрабатьта емых подряд расположенных ячеек памя ти. Микропрограмма выполняется .циклически, при зтом в каждом цикле значение счетчиков продвигается (уме шается или увеличивается на определенную величину). В каждом цикле обрабатьгаается новая группа ячеек. Оче видна экономия ячеек блока 8 памяти микропрограмм. При выполнении сложных микропрог грамм, каковыми являются операции обработки длинных операндов, возника ет необходимость работать как с явно адресацией, так и с переадресацией, причем часть адресов может задаваться явно, другие могут задаваться бло ком 9 счетчиков, а то и вовсе не использоваться, в то время как соответствующие поля кодируют микроприка зы управления. Число сочетаний йри 6 шести адресах огромно и все сочетания могут быть использованы. Как видно из описания работы предлагаемого устройства, система адресации очень гиб1кая и позволяет максимально использовать возможность адресования к блоку памяти по нескольким адресам. Устройство реализовано в ЭЮ1 ЕС-1033 и показывает высокую эффективность. Так производительность ЭВМ на десятичных и логических операциях, где используются длинные one- i ранды составляет 150 тыс. оп/с, что в 4 раза больше, чем у ее предшестверницы ЕС-ЮЗО. Объем блока памяти микропрограмм сократился с 4096 ячеек до 2048, причем для микропрограмм обработки используется около 1200 ячеек, т.е. в 3 раза меньше чем в ЕС-1030. Формула изобретения Запоминающее устройство,содержащее блок памяти адресов, информационные выходы которого подключены к соответствующей информационной шине, а один из адресных входов - к дешифратору, блок П 1мйти микропрограмм, выход которого подключен к блоку счетчиков, отлич ающее-. тем, что, с целью распшрения области, применения устройства путем циклического выполнения микропрограммы, оно содержит дополнительные дешифраторы, регистр признаков адресов и коммутаторы, выходы которых подключены к соответствующим входам всех дешифраторов, выходы дополнительных дешифраторов подключены к другим адресньм входам блока памяти адресов, первь, второй и третий входы коммутаторов соединены с выходами блока памяти ,микропрограмм, блоком счетчиков и регистром признаков адресов соответственно, четвертый вход коммутаторов подключен ко.входу устройства, а вход регистра признаков адресов подключен к блоку памяти микропрограмм. Источники информации, принятые во внимание при экспертизе 1,Соучек Б. Мини-ЭВМ в системах , обработки информации. Мир, 1976, стр. 285-304. 2.Хассон С. Микропрограммное управление. Мир, 1974, вьт. 2, с. 166-169 (прототип).