Счетчик импульсов Советский патент 1981 года по МПК H03K23/00 

(54) СЧЕТЧИК ИМПУЛЬСОВ

Изобретение относится к автоматике и вычйс Лцтельной технике и может быть использовано в различных областях техники и промышленнос ти для десятичного счета входной последовательности импульсов. Известен счетчик импульсов, содержащий регистр сдвига, входной триггер, два триггера, коррекции, три элемента И и. элемент ИЖ Ц Недостаток этого счетчика импульсов заключается в относительной сложности его реализации. Известен также счетчик импутсов, содержащий элемент совпадения, триггер и регистр, который содержит разряды, каждый из которых содержит элемент И и ИЛИ, первый вход элемента ИЛИ каждого разряда соединен с входом этого разряда, выход элемента ИЛИ каждого разряда соединен с первым входом элемента И того же разряда, второй вход и выход элемента И каждого разряда соединень соответственно с шиной установки и вькодом даниого разряда, который соединен с входом предыдущего разряда, вход сброса TfMirrepa соединен с первым выходом регистра, а первый и второй входы счетчика импульсов соединены соответственно с входом установки триггера и первым входом элемента совпадения, выход которого соединен с первым входом регистра 2. Недостатком этого счетчика импульсов является его относительно большая сложность. Цель изобретения - упрощение счетчика импульсов. Цель достигается тем, что в счетчике импульсов, содержащем элемент совпадения, триггер и регистр, который содержит разря;о 1, каждый из которых содержит элементы И и ИЛИ, первый вход элемента ИЛИ, каждого разряда соединен с входом этого разряда, выход элемента ИЛИ каждого разряда соединен с первым входом элемента И того же разряда, второй вход и выход элемента И каждого разряда соединены соответственно с шиной установки и выходом данного разряда, который соединен с входом предыдущего разряда, вход сброса триггера соединен с первым выходом регистра, а первый и второй входы счетчика импульсов соединены соответственно с входом установки 3. триггера и первым входом элемента совпадения выход которого соединен с первым входом регнстра, второй вход элемента совпадения соединен с вторым выходом регистра, третий выход которого соединен с вторым .входом регистра, третий и четвертый входы которого соединены соответственно с прямым и инверсным выходами триггера, первый, второй и третий выходы регистра соединены соответственно с выходом элемента И второго разряда, выходом элемента ИЛИ третьего разряда и выходом элемента И первого разряда, первый вход регистра сдвига соединен с вторыми входами элементов ИЛИ первого и второго разрядов, второй, третий и четвертый входы регистра соединены соответственно с входом элемента ИЛИ последнего разряда, третьим входом элемента ИЛИ первого разряда и третьим входом элемента И первого разряда, На чертеже показана структурная схема счетчика импульсов. Счетчик импульсов содержит элемент 1 совпадения, триггер 2, и регистр 3, который содержит разряды 4, каждый из которых содержит. элементы 5 И и 6 ИЛИ, первый вход элемента 6 ИЛИ каждого разряда соединен с входом этого разряда 4, выход элемента 6 ИЛИ каждого разряда соединен с первым входом элемента 5 И того же разряда, второй вход и выход элемента 5 И каждого разряда соединены соответственно с шиной 7 установки и выходом данного разряда 4, который соединен с входом предыдущето разряда, вход сброса триггера 2 соединен с первым выходом регистра 3, а первый 8 и второй 9 входы счетчика импульсов. соединены соответственно с входом установки триггера 2 и первым входом элемен та 1 совпадения, выход которого соединен с первым входам регистра 3, второй вход элемента 1 совпадения соединен с вторым выходо регистра 3, третий выход которого соединен с вторым входом регистра 3, третий и четвертый входы которого соединены соответственно с прямым и инверсным выходами триггера 2, первый, второй и третий выходы которого соединены соответственно с выходом элемента 5 И второго разряда, выходом элемента 6 ИЛИ третьего разряда и йыходом элемента 5 И пер вого разряда, первый вход регистра 3 сдвига соединен с вторыми входами элементов 6 ИЛИ первого и второго разрядов, второй, третий и четвертый входы регистра 3 соединены соответственно с входом элемента 6 ИЛИ последнего разряда, третьим входом элемента 6 ИЛИ первого разряда и третьим входом элемента 5 И первого разряда. Счетчик импульсов работает следующим образом. В исходном состоянии регистр 3 сдвига устанавливается в нулевое состоязше сигналом логического нуля, который подается по шине 7. При этом закрываются все элементы 5 И всех разрядов 4 регистра 3 сдвига. Триггер 2 сбрасьтается в нулевое состояние сигналом логического нуля, который действует на выходе элемента 5 И второго разряда регистра 3 сдвига. Элемент 1 совпадения закрыт сигналом логического нуля, который действует на выходе элемента 6 ИЛИ третьего разряда регистра сдвига 3. В режиме десятичного счета на вход 9 подается последовательность импульсов частоты f/4, где f - частота тактовых импульсов, с которой осуществляется сдвиг информации в регистре 3 путем питания элементов 6 ИЛИ 5 И тактовыми импульсами. На вход 8 поступает входная последовательность импульсов. Первый входной импульс инверсной полярности устанавливает триггер 2 в единичное состояние, вкотором на егопрямом выходе устанавливается сигнал логической единицы, поступающий также на выход элемента 6 ИЛИ первого разряда регистра сдвига 3. После окончания действия первого входного импульса триггер 2 возвращается в нулевое состояние нулевым сигналом с выхода .элемента 5 И второго разряда регистра 7. Возврат триггера 2 в нулевое состояние приводит к формированию на его инверсном выходе сигнала логической единицы, который открьгоает элемент 5 И первого разряда регистра сдвига 3, на первый вход которого в это время сдвигается с выхода элемента 6 ИЛИ первого разряда регистра 3 сдвига сигнал логияеской единицы предыдущего состояния триггера 2. Таким образом, на выходе элемента 5 И первого разряда регистра 3 сдвига формируется сигнал логической единицьь который сдвигается с выхода регистра 3 на его вход. Спустя (N-1) такт, где N количество разрядов регистра 3 сдвига, на выходе элемента 5 И второго разряда регистра сдвига 3 будет действовать сигнал логической единицы. В это время второй входной импульс, действующий на входе 8, устанавливает триггер 2 в единичное состояние, в котором на его инверсном выходе устанавливается сигнал логического нуля, закрьшающий элемент 5 И первого разряда регистра 3 сдвига. Следовательно, при единичном состоянии триггера 2 с выхода регистра 3 на его вход сдвигаются сигналы логического нуля до тех пор, пока триггер 2 не вернется в нулевое состояние, в которое его возвращает первый, начиная с младщего разряда, сигнал логического нуля, сдвигаемый с выхода элемента 5 И второго разряда регистра 3 сдвига. В данном случае триггер 2 будет находиться в единичном

состоянии до сдвига с выхода элемента 5 И второго разряда регистра 3 сдвига сигнала логического нуляво втором разряде младшей тетрады 0001. Сброс триггера 2 в нулевое состояние сигналом логического нуля с выхода злемента 5 И второго разряда регистра 3 сдви га приведет к формированию на выходе элемента 5 И первого разряда регистра 3 сдвига шгнала логической единицы, так как- злемент ИЛИ первого разряда запоминает сигнал логической единицы предыдущего состояния триггера 2, а элемент 5 И первого разряда- регистра 3 сдвига открывается сигналом инверсного выхода текущего состояния триггера 2.

После сдвига сигнала логической единицы с выхода элемента 5 И первого разряда регистра 3 сдвига на его вход, триггер 2 находится в нулевом состоянии, и остальные разряды кода предыдущего состояния регистра 3 сдвига переписываются без изменения.

Таким образом, после второго входного им. пульса, действующего на входе 8, состояние младщей тетрады иэмеинтся с кода 0001 на код 0010. Дальнейщие вычисления в младшей тетраде выполняются аналогично в виде двоичного счета до формирования кода 1000 (восемь), который при сдвиге его из старщих разрядов регистра сдвига 3 в младише, преобразуется в код 1110 следующим образом.

В момент сдвига с выхода злемента 6 ИЛИ третьего разряда регистра 3 сдвига сигнала логической единицы четвертого разряда кода 1000 произойдет совпадение этого сигнала с импульсом управления, действующим непрерьшно с частотой f/4 на входе 9. Это приводит к формированию на выходе элемента совпадения 1 сигнала логической единицы, который сдвигается в элементы 6 ИЛИ второго и первого разрядов регистра 2 сдвига, изменяя этим нулевые состояния в третьем и втором разрядах тетрады 1000 на единичные.

Девятый входной импульс изменяет состояние в младшей тетраде с кода 1110 (восемь) на код 1111 (девять) таким же образом.

Десятый входной импульс устанавливается триггер 2 в единичное состояние, в котором он остается до сдвига с выхода злемента 5 И второго разряда регистра 3 сдвига кода второй тетрады, так как в коде 1111 младшей тетрады не содержится ни одного нулевого кода. В это время элемент 5 И первого разряда регистра 3 сдвига закрыт сигналом инверсного выхода триггера 2 и с выхода регистра 3 на его вход в младшей тетраде сдаигаются сигналы логического нуля, что приводит к изменению кода 1111 на код начального состояния 0000..

Таким образом, осуществляется переход счета из первой тетрады во вторую, вычисления в которой осущетсвляются аналогично.

В результате десятичного счета входной последовательиости ияшульсов в регистре сдвига формируется двоичяо-десятичиый код, коду каждой тетрады которого сосответствует десяjni4Hoe число согласно таблице. .

Десятичное чисяо I Двоичный ксЛ тетрады О0000

0001

0010

ООП

0100

0101

оно

0111

U10

1111

. Следует отметить, что-данный счетчик импульсов может функционировать как в режиме десятичного счета, так и в режиме двоичного счета.

Перевод счетчика импульсов в режим двоичного счета осуществляется подачей на вход 9 сигнала логического 1дгля, который закрывает элемент совпадения 1.

Технико-экономические преимущества данно-. го счетчика импульсов заключаются в упрощении устройства. По сравнению с известным из состава устройства исключены два трштера, элемент И и элемент ИЛИ и, кроме того, данный йяетчик обеспечивает расширение функциональных возможностей.

Ф о.р мула н 3 о.б р е т е н и я

Счегшк импульсов, содержащий злемент совпадения, триггер и регистр, который содержит разряды, каждый из которых содержит 7элементы И и ИЛИ, первый вход элемента ИЛИ каждого разряда соединен с входом этого разряда, выход элемента ИЛИ каждого разряда соединен с первым входом элемента И того же разряда, второй вход и выход элемента И каждого разряда соединены соответственно с щиной установки и выходом данного разряда, который соединен с входом предыдущего разряда, вход сброса триггера соединен с первым выходом регистра, а первый и второй входы счетчика импульсов соединены соответственно с входом установки триггера и первым входом злемента совпадения, выход которого соединен с первым входом регистра, отлйчающис я тем, что, с целью упрощения, второй вхо элемента совпадения соединен с вторым выходом регистра, третий выход которого соединен с вторым входом регистра, третий и четвертый входы которого соединены соответственно с прямым и инверсным выходами триггера, первый, второй и третий выходы регистра соедиюны соответственно с выходом элемента И

7 о- Нвторого разряда, выходом злемента ИЛИ третьего разряда и выходом злемента И первого разряда, первый вход регистра сдвига соединен с вторыми входами злементов ИЛИ первого и второго разрядоь, второй, третий и четвертый входы регистра соединены соответственно с входом злемента ИЛИ последнего разряда, третьим входом злемента ИЛИ первого разряда и третьим входом злемента И первого

разряда.

Источники информации,

принятые во внимание при зкспертизе

2.Авторское свидетельство СССР по заявке N 2729230/18-21, кл. Н 03 К 23/00, 1979.