Полупроводниковое постоянное запоминающее устройство Советский патент 1981 года по МПК G11C16/00 G11C11/40 

Изобретение относится к вычислительной технике, в частности к микро электронным запоминающим устройствам .и может быть использовано в устройствах обработки цифровой информации в качестве подпрограмм, табличных данных, генераторов символов, преобразователей кодов и др. Известно полупроводниковое постоянное запоминающее устройство, содер жащее накопитель с элементами связи на биполярных транзисторах l . Наиболее близким к предлагаемому по технической сущности является полупроводниковое постоянное устройство, содержащее накопитель с элементами связи на многоэмиттерных транзисторах, дешифратор, выполненный на многоэмиттерных транзисторах, адресные формирователи, инвертор раз решения выборки и источник питания Недостатками этих устройств являются необходимость применения преобразователей уровней по входу и выходу для согласования их уровней с аналогичными уровнями эмиттерно-связанной логики (.ЭСП) и усилителей считьшания, что приводит к уменьшению быстродействия. Цель изобретения - повьшение быстродействия устройства. Поставленная цель достигается тем, что в полупроводниковое постоянное запоминающее устройство, содержащее дешифратор и накопитель, выполненные на многоэмиттерных транзисторах, адресные формирователи, выходы которых соединены с соответствующими эмиттерами многоэмиттерных транзисторов .дешифратора, базы которых соединены с соответствующими базами многоэмиттерных транзисторов накопителя и одним концом соответствующих нагрузочных элементов, выполненных на резисторах, другие концы которых подключены к шине нулевого потенциала и к коллекторам многоэмиттерных транзисторов накопителя, инвертор разрешения выборки, каждый выход которогссоединен с соответствующим эмиттером многоэмиттерньгх транзисторов дешифратора, и источник питания, введены . блоки сопряжения, выполненные на резисторах, при этом одни концы резистора лодключенб к выходу источника питания, а другие концы резисторов первого блока сопряжения к соответствующим эмиттерам многоэмиттерных транзисторов дешифратора, другие концы резисторов второго блока сопряжения подключены к соответствующему эмиттеру каждого многоэмиттерного транзистора дешифратора, а другие концы резисторовтретьего блока сопряжения подключены к соответствующим эмиттерам многоэмиттерных транзисторов накопителя.

На чертеже представлена электрическая схема устройства.

Устройство содерйсит адресные формирователи 1 и инвертор 2 разрешения выборки, выходы которых соединены с соответствующими эмиттерами многоэмиттерных транзисторов 3 дешифратора 4, при этом выходы адресных формирователей 1 соединены с соответствующими концами резисторов первого бло ,ка 5 сопряжения, а выходы инвертора 2 разрешения выборки соединены с соответствующими концами резисторов второго блока 6 сопряжения. Базы многоэмиттерньгх транзисторов 3 дешифратора 4 соединены с соответствующими базами многоэмиттерных транзисторов 7 накопителя 8 и одним концом соответствующих нагрузочных элементов 9, вьшолненных на резисторах, другие концы которых подключены к шине нулевого потенциала и к коллекторам многоэмиттерных транзисторов 7 накопителя 8, Одноименные эмиттеры многоэмиттерных транзисторов 7 накопителя 8 объединены с сответствующими концами резисторов третьего блока 10 сопряжения и имеют внешние выводы. Одни конць резисторов блоков 5,6 и 10 сопряжения подключены к выходу источника 11 питания.

В предлагаемом устройстве дешифратор 4 построен на многоэмиттерных транзисторах 3, где цепь коллектора разомкнута (коллектор многоэмиттерных транзисторов 3 можно закоротить с базой, что приведет к уменьшению времени рассасывания носителей, т.е. к повышению быстродействия), накопитель построен также на многоэмиттерных транзисторах 7 и работает в ненасьш;енном режиме, что приводит к повышению быстродействия.

Полупроводниковое пбстоянное запоминающее устройство работает следующим образом.

Адресные формирователи 1 вырабатьтают высокие и низкие уровни напряжения, которые подаются на соответствующие эмиттеры ь5ногоэмиттерных трансформаторов 3 дешифратора 4.При этом . переходы многоэмиттерного трлнзистора 3 дешифратора 4,на все эмиттеры которого поступают высокие уровни из

соответствующих выходов адресных -формирователей 1 и инвертора 2 разрешения выборки,запираются, Б результате выбирается одноименный многоэмиттерный транзистор 7 накопителя

8, из которого считывается соответствующее слово. Значения высоких и

низких уровней на выходах адресных формирователей 1, инвертора 2 разрешения выборки и накопителя 8 достигается с помощью блоков 5, 6 и 10 сопряжения соответственно. Аналогичным образом осуществляется считывание информации из других многоэмиттерных транзисторов 7 накопителя 8 при соответствующем выборе многоэмиттерного транзистора 3 дешифратора 4, на эмиттеры которого поступают высокие уровни напряжения из адресных формирователей 1 и инвертора 2 разрешения выборки.

Таким образом, предлагаемое устройство отличается от известных повышенным быстродействием, которое достигается введением блоков сопряжения.

Формула изобретения

Полупроводниковое постоянное запоминающее устройство, содержащее дешифратор и накопитель, выполненные на многоэмиттерных транзисторах, адресные формирователи, выходы которых соединены с соответствующими эмиттерами многоэмиттерных транзисторов дешифратора, база которых соединена с соответствующими базами многоэмиттерных транзисторов накопителя и одним концом соответствующих нагрузочных элементов, выполненных на резисторах, другие концы которых подключены к шине нулевого потенциала и к коллекторам многоэмиттерных транзисторов накопителя, инвертор разрешения выборки, каждый выход которого соединен с соответствующим эмиттером многоэмиттерных транзисторов дешифратора, и источник питания, отличающееся тем, что, с целью повыщения быстродействия устройства,, оно содержит, блоки сопряжения, выполненные на резисторах, при этом одни концы резисторов подключены к выходу источника питания, а другие концы резисторов первого блока сопряжения подключены к соответствующим эмиттерам многоэмиттерных тран- . зисторов дешифратора, другие концы резисторов второго блока сопряжения подключены к соответствующему эмиттеру каждого многоэмиттерного транзистора дешифратора, а другие концы резисторов третьего блока сопряже}гая подключены к соответствующим эмиттерам многоэмиттерных транзисторов накопителя..

Источники информации, принятые во внимание при экспертизе .

1.Патент США № 3909805, кл.340- . 173 5Р,опублик. 1975,

2.Щетинин 19. И., Храмаренко О, Л., Неклюдов В. А. Монолитное ПЗУ I55PE1 емкостью 256 бит со схемами управления. Сб. Микроэлектроника и полупроводниковые приборы. Сов. радио, 1976, вып. 1, с. 50-58 (прототип).