Запоминающее устройство с коррекцией ошибок Советский патент 1981 года по МПК G11C29/00 

Изобретение относится к запоминающим устройствам. Известно устройство, содержащее ос новной и дополнительный накопители, в котором адреса отказавших запоминающих элементов основного накопителя заранее известны и по этим же адреса в дополнительном накопителе хранятся коды номеров отказавших разрядов, что позволяет при считывании по результату контроля четности осуществить коррекцию информации путем инверсии сигнала в отказавшем разряде 1 . Недостатком этого устройства является невысокая надежность контроля и коррекции ошибок. Наиболее близким техническим решением к изобретению является запоминающее устройство с коррекцией ошибок, содержащее магистраль информации, соединенную с регистром информации, который электрически связан с генератором ошибки четности, генератором контрольных разрядов корректирующего кода и накопителем информации, выходы которого электрически связаны с узлом обнаружения ошибки и узлом исправления ошибки, а выход узла исправления ошибки соединен с регистром информации и генератором контрольных разрядов четности 2j. Недостатком данного устройства является отсутствие возможности тестового контроля и локализации неисправности разрядов накопителя информации, используемых для хранения контрольных разрядов корректирующего кода, что увеличивает время поиска неисправности в накопителе информации, и двух регистров информации и двух генераторов контрольных разрядов корректирующего кода, что снижает надежность устройства. Цель изобретения - повышение надежности устройства. Поставленная цель достигается тем, что запоминающее устройство с коррекцией ошибок, содержащее регистр числа, 3 генератор контрольных сигналов корректирующего кода, генератор сигналов ошибки четности, основнью накопители блок обнаружения ошибки, блок коррекции и генератор контрольных сигналов четности, причем одни из выходов perгистра числа подключены к выходам блока коррекции и генератора контроль ных сигналов четности, другие входы являются информационными входами устройства, информационными выходами которого являются одни из выходов регистра числа, другие выходы которого соединены со входами генератора ригналов ошибки четности и генератора контрольных сигналов корректирующего кода и входами основных накопителей, выходы которых подключены к информационным входам блока обнаружения ошибки и блока коррекции, контрольный вход которого соединен с выходом блока обнаружения ошибки, а выходы подключены ко входам генератора контрольных сигналов четности, введены исполнительный накопитель и коммутаторы, причем первый вход первого коммутатора соединен со входом одного из основных накопителей, выход которого соединен с первым входом второго коммутатора, второй вход пер вого коммутатора подключен к выходу генератора контрольных сигналов корректирующего кода, а выход - ко входу дополнительного накопителя, выход которого соединен с контрольным входом блока обнаружения ошибки и вторы входом второго коммутатора, выходы которого подключены к информационным входам блока обнаружения ошибки и блока коррекции, управляющие входы первого и второго коммутаторов являются одними из управляющих входов устройства. На чертеже изображена структурная схема устройства. Устройство содержит регистр числа 1 с группами информационных разрядов 2, группой контрольных разрядов 3, входами и 5. На чертеже обозначены информационные входы 6 и информацион ные выходы 7 устройства, выходы 8,9 и 10 регистра числа. Устройство содержит также генератор контрольных сигналов корректирующего кода 11, генератор сигналов ошибки четности 12 со входами 13 и 1 i и выходом 15 генератор контрольных сигналов четности 16 со входами 17, основные 18 .4 и дополнительный 19 накопители со входами 20 и 21, первый коммутатор 22 со входами 23.1 и 23.2 и выходом 2, второй коммутатор 25 со входами 26 и 27, блок обнаружения ошибки 28 с информационными входами 29, контрольным входом 30, выходами 31 и32 и управляющим входом 33, блок коррекции 3 с информационными входами 35 и контрольным входом 36. На чертеже обозначены также управляющие входы 37 и 38 соответственно первого и второго коммутаторов и управляющий вход 39 регистра числа. Одни из входов . 4 регистра числа 1 подключены к выходам блока коррекции 3 и генератора контрольных сигналов четности 16, другие входы 5 являются информационными входами 6 устройства. Информационными выходами 7 устройства являются одни из выходов 8 регистра числа 1, другие выходы 9 и 10 которого соединены со входами генератора сигналов ошибки четности 12, а выходы 9 соединены с генератором контрольных сигналов корректирующего кода 1 1 и входами 20 основных накопителей 18. Выходы основных накопителей 18 подключены к информационным входам 29 блока обнаружения ошибки 28 и информационным входам 35 блока коррекции 3. Контрольный вход 36 блока коррекции З соединен с выходом 31 блока обнаружения ошибки 28, а выходы подключены ко входам 17 генератора контрольных сигналов четности 16. Первый вход 23.1 первого коммутатора 22 соединен со входом 20 одного из основных накопителей 18, выход которого соединен с первым входом 26 второго коммутатора 25. Второй вход 23.2 первого коммутатора 22 подключен к выходу генератора контрольных сигналов корректирующего кода 11 , а выход 24 - ко входу дополнительного накопителя 19. Выход дополнительного накопителя 19 соединен с контрольным входом 30 блока обнаружения ошибки 28 и вторым входом 27 второго коммутатора 25, выходы которого подключены к информационным входам 29 блока обнаружения ошибки 28 и блока коррекции 34. Управляющие входы 37 и 38 соответственно первого 22 и второго 25 коммутаторов являются одними из управляющих входов устройства. Информационные разряды групп 2 регистра числа 1 служат для приема и хранения байтов информации и имеют одинаковую 5 размерность, например 8 разрядов, а группа контрольных разрядов 3 служит для приема и хранения контрольных разрядов четности байтов и имеет размерность, равную числу групп информационных разрядов 2, т.е. равна количеству байтов информации. Устройство работает следующим образом. Работу устройства рассмотрим для случая, когда размерность информационного слова 6 разряда, т.е. В байтов, размерность групп информационных разрядов 2, группы контрольных разрядов 3 и накопителей 18 и 19 восемь разрядов. В режиме записи информация вместе с контрольными разрядами четности поступает с информационных входов 6 устройства в регистр числа 1. С выхо да регистра числа контрольные разряд и байты информации поступают в генератор сигналов ошибки четности 12, который производит контроль информации, принятой на регистр числа 1, пу тем суммирования по модулю два байто информации, хранящихся в группах информационных разрядов 2 и соответствующих им контрольных разрядов группы 3, и при обнаружении ошибки выдает на выход 15 сигнал ошибки четности, указывающий на то, что информаци передана на регистр числа 1 с ошибко Этот сигнал используется для перевода устройства из режима Запись в режим Чтение. Одновременно байты информации с выходов 9 регистра числа 1 поступают на входы 20 соответст вующих основных накопителей 18 и на вход генератора контрольных сигналов корректирующего кода 11, формирующий контрольные разряды корректирующего кода, которые поступают на второй вход 23.2 первого коммутатора 22. В режиме записи на управляющий вход 37 первого коммутатора 22 поступает сигнал, разрешающий прохождение на его выход 2 со второго входа 23.2 контрольных разрядов корректирующего кода, которые записываются в дополнительный накопитель 19. Адрес для записи или чтения поступает на вход 21 накопителей 18 и 19. В режиме чтения адрес считываемого слова, поступает на вход 21 основных накопителей 18, с выходов которых считывается информация. При этом на управляющий вход 38 второго коммутатора 25 подается соответствующий сигнал. i Контрольные разряды корректирующего кода с выхода дополнительного накопителя 19 поступают на контрольный вход 30 блока обнаружения ошибок 28, на информационные входы 29 которого поступают байты информации с выходов основных накопителей 18, Блок обнаружения ошибок 28 под воздействием сигнала на его управляющем входе 33 путем декодирования корректирующего кода определяет имеется ли и где в считанной из основных накопителей 18 одиночная или двойная ошибка, и при наличии двойной ошибки сигнал о ней с выхода 32 блока обнаружения ошибки 28 поступает на выход устройства. При обнаружении одиночной ошибки сигнал о ней с выхода 31 блока обнаружения ошибки 28 поступает на контрольный вход Зб блока коррекции З. Одновременно по этой же связи передается позиция ошибочного разряда в информационном слове. На информационные входы 35 блока коррекции 3k поступают байты информации, считанные с основных накопителей 1В. Исправление ошибки производится инвертированием сбойного разряда. Откорректированная информация с выхода блока коррекции 34 поступает на входы регистра числа 1 и входы 17 генератора контрольных сигналов четности 16, который путем сложения по модулю два вырабатывает контрольные разряды четности для каждого байта считанной информации. Сформированные таким образом контрольные разряды с выхода генератора контрольных сигналов четности 16 поступают на вход k группы контрольных разрядов 3 регистра числа 1 и под воздействием сигнала на его управляющем входе 39 записываются вместе с байтами информации в регистр числа 1, с выходов 8 которого поступают на информационные входы 7 устройства. Указанным образом устройство функционирует в рабочем режиме, т,е. при решении задач. Одиночная ошибка при этом всегда корректируется. При построении накопителя бол шого объема, измеряемого миллионами байтов, на динамических БИС ЗУ единичные отказы с течением времени накапливаются, что приводит к появлению двойных, уже неисправленных ошибок в информации, поэтому периодическипроизводят, проверку элементов памяти накопителя для своевременного обнаружения и замены отказавших элементов.Поскольку

при использовании корректирующего кода единичный отказ в накопителе об наружить невозможно, то в диагностическом режиме коррекция отключается, и устройство работает следующим образом.

В режиме Запись диагностическая I подачей соответствующего сигнала на управляющий вход 37 первого коммутатора 22 запись контрольных разрядов корректирующего кода в дополнительный накопитель 19 блокируется, и в основные накопители 18 записываются только байты информации. В режи ме Чтение диагностическое подачей соответствующего управляющего сигнала на управляющий вход 33 блока обнаружения ошибки 28 последний отключается и на контрольный вход 36 блока коррекции З сигнал не поступает, т.е. коррекция ошибки не Производится. В остальном работа устройства в диагностических режимах записи и чте .ния аналогична указанному. Таким об.разом, считанная из основных накопителей 18 информация через регистр числа 1 передается на информационные выходы 7 устройства, с которых посту пает, например, к процессору (на чар теже не показан) для сравнения с эта лоном записываемой информации и определения сбойных разрядов. Подобным методом диагностируются только основ ные накопители 18, а дополнительный накопитель 19, предназначенный для хранения контрольных разрядов коррек тирующего кода, не проверяется. Для того, чтобы устранить указанный недостаток, в устройство дополнительно введены первый 22 и второй 25 коммутаторы,

В режиме Запись диагностическая И на управляющий вход 37 первого коммутатора 22 подается сигнал, подключающий к его выходу 2Ц информацию с его первого входа 23.1. Байт инфор мации поступает на вход дополнительного накопителя 19 и записывается в последний. Таким образом, один из байтов информации записан в два нако пителя: в один из основных накопителей 18 и в дополнительный накопитель 19. В этом случае в режиме Чтение диагностическое на управляющий вход 38 второго коммутатора 25 подается управляющий сигнал, подключающий к его выходу информацию с его второго входа 27. Таким образом из дополнительного накопителя 19 счи904 18

тывается байт информации, который затем записывается в одну из групп информационных разрядов 2 регистра числа 1. Определение позиции сбойного разряда в дополнительном накопителе 19 производится путем сравнения с эталоном записываемой информации аналогично описанному. Таким образом, введение первого 22 и второго 25 10 коммутатора обеспечивает диагностирование дополнительного накопителя 19 предназначенного для хранения контрольных разрядов корректирующего .кода, что повышает надежность устрой«5 ства.

Технико-экономическое преимущество предложенного устройства заключается в его более высокой по сравнению с известным надежности. .

Формула изобретения

Запоминающее устройство с коррекИ цией ошибок, содержащее регистр числа, генератор контрольных сигналов корректирующего кода, генератор сигналов ошибки четности, основные накопители , блок обнаружения ошибки,

39 блок коррекции и генератор контрольных сигналов четности, причем одни из входов регистра числа подключены к выходам блока коррекции и генератора контрольных сигналов четности,

35 другие входы являются информационными входами устройства, информационными выходами которого являются одни из выходов регистра числа, другие выходы которого соединены со входами

4Q генератора сигналов ошибки четности и генератора контрольных сигналов корректирующего кода и входами основных накопителей, выходы которых подключены к информационным входам блока обнарух(ения ошибки и блока коррекции, контрольный вход которого соединен с выходом блока обнаружения ошибки, а выходы подключены ко входам генератора контрольных сигналов четJQ ности, отличающееся тем,

что, с целью повышения надежности устройства, оно содержит дополнитегьный накопитель и коммутаторы, причем первый вход первого коммутатора соединен со входом одного из основных накопителей, выход которого соединен с первым входом второго коммутатора, второй вход первого коммутатора подключен к выходу генератора контрольных сигналов корректирующего кода, а выход - ко входу дополнительного накопителя, выход которого соединен с контрольным входом блока обнаруже ния ошибки и вторым входом второго коммутатора, выходы которого подклю чены к информационным входам блока обнаружения ошибки и блоЛа коррекции, управляющие входы первого и

второго коммутаторов являются одними из управляющих входов устройства.

Источники информации, принятые во внимание при экспертизе S. 1. Авторское свидетельство СССР №686085, кл. G 11 С 29/00, 1979.

2. Патент США If 3573728, кл. 3 0-172.5, опублик. 1971 (прототип).