Устройство для контроля памяти Советский патент 1983 года по МПК G11C29/00 

выход первого дешифратора, выходы третьего и четвертого регистров являются соответственно первым - пятым выходами контрольньах сигналов устройства, третий выход формирователя контрольных сигналов и выход второго регистра являются соответственно шестым и седьмым выходами контрольных сигналов устройства.

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАМЯТИ, содержащее формирователь контрольных сигналов, .регистры, первый коммутатор, формирователь сигналов ошибки, формирователь сигналов записи, блок управления, первую схему сравнения, формирователь сигналов четности, деши.фраторы, блок исправления ошибок, и первый элемент ИЛИ, причем первый выход формирователя контрольных сигналов .подключен к одним из входов первого регистра, выход которого соединен с пврвыми входами первого коммутатора, блок, исправления ошибок и формирователя сигналов ошибки, второй вход которого .подключен к выходу второго регистра, а выход - к первому входу первой схемы сравнения, входу первого дешифратора И:входу формирователя сигналов четности, выход которого соединен .с первым, входом второго девшфратора, второй-и третий входы которого подключены соответственно к выходу первого элетлefнтa ИЛИ и к. нулевому выходу первого дешифратора информационный выход которого средийей с вторыми входами исправления ошибок и первого коммутатора,- выход которого подключен к первому входу формирователя сигналов записи, второй вход и выход которого соединены соответственно с контрольным выходом первого дешифратора и с вторьм входом первой схемы сравнения, выходы которой подключены к входам первого элемента ИЛИ, вход , фoEяvlиpoвaтeля контрольных сигналов и третьи входы первого регистра и первого кс ммутатора соединены соответственно с первым, вторьми третьим выходами блока уп.равления, четвертый вь1ход которого, второй выход форм.ирователя .контрольных сигналов, выход первого коммутатора и выход формирователя сигналовзаписи являЧ ются соответственно управляницим выходом, выходом корректирующих сигналов , информационнЕЛМ выходом и выходом записи устройства, второй вход первого регистра и вход второго регистра объединены и являются информационным входом устройства, о т л ичающе.еся тем, что, с целью (Л повышения точности контроля устройства, в него введены второй коммутаС тор, вторая схема сравнения, третий и четвертый регистры,второй, третий, четвертый и пятый элементы ИЛИ, при--в чем входы второго коммутатора под- ключены соответственно к выходу блока исправления ошибок, к выходу формирователя сигналов ошибки и к пятому выходу блока управления, а.вы-, ходы - к одним из входов третьего регистра и второй схемы сравнения, выходы которой соединены с входами четвертого регистра, входы второго, третьего и четвертого элементов ИЛИ подключены соответственно к выходаи. третьего регистра, к выходам четбер-. того регистра и к выходам второго дешифратора, а выходы - к входгад пятого элемента ИЛИ, выход которого соединен с входом блока управления , шестой и седьмой выходы которого подключены соответственно к управляющим входам третьего и четвертого регистров, другой вход второй схемы сравнения соединен с третьим выходом формирователя контрольных сигналов, выходы формирователя сигналов четности, первого элемента ИЛИ, нулевой

1

Изобретение относится к вычислительной технике и может быть использовано при разработке аппаратуры для контроля памяти и запоминающих устройств с коррекцией ошибки.

Известно устройство, содержащее генератор кодов ошибки, дешифратор, схемы формирования синдрома, регистры и блок управления l .

Недостатком данного устройства является низкая точность при локализации неисправностей.

Наиболее близким к предлагаемому является устройство для контроля памяти, содержащее регистры, коммутатор, формирователи сигналов ошибки И-четности, схему сравнения, дешифратор, -блоки управления и контроля и элемент ИЛИ 2.

Недостатком известного устройства является низкая точность при лока лизацИй неисправностей, так как оно позволяет локализовать неисправность с точностью до двух блоков.

Цель изобретения - повьниение точности контроля устройства.

Поставленная цель достигается тем что в устройстве для контроля памя-ти, содержащее формирователь контрольных сигналов, регистры, первый коммутатор, формирователь сигналов ошибки, формирователь сигналов записи, блок управления, первую схему сравнения-, формирователь сигналов . четности, дешифра.торы, блок исправления ошибок и.первый элемент ИЛИ, причем первый выход формирователя контрольных сигналов подключен к одним из входов .первого регистра, выход которого соединен с первыми входами первого коммутатора,блока исправления ошибок и формирователя сигналов ошибки, второй вход которого подключен к выходу второго регист ра, а выход - к первому входу пер. вой схемы сравнения, входу первого дешифратора и входу формирователя сигналов четности, выход которого соединен с первым входом второго дешифратора, второй и третий входы которого подключены соответственно к выходу первого элемента ИЛИ и к нулевому выходу первого дешифратора, информационный выход которого соединен с вторыми входами блок& исправления ошибок и первого коммутатора, выхо-д которого подключен к первому . входу формирователя сигналов записи второй вход и выход которого соединены соответственно с контрольным выходом первого дешифратора и с вторым, входом первой схемы срав.нения, выходы которой подключены к входам первого элемента ИЛИ, вход формирователя контрольных сигналов и третьи входы -первого регистра и первого коммутатора соединены соответственно с первым, вторым и третьим входами блока управления, четвертый выход которого, второй выход формирователя контрольных сигналов, выход первого коммутатора и выход формирователя сигналов записи являются соответственно управляющим выходом, выходом корректирующих сигналов, . информационным выходом и выходом записи устройства, второй вход первого регистра и вход второго регистра объединены и являются информационным входом устройства, введены йторой коммутатор, вторая схема сравнения, третий и четвертый регистры, второй, третий., четвертый и пятый элементы ИЛИ, причем входы второго коммутатора подключены соответственн к выходу блока исправления ошибок, к выходу формирователя сигналов ошибки и к пятому выходу блока управления, а выходы - к одним из входов третьего регистра и второй схемы сравнения выходы которой соединены с входами четвертого регистра, входы второго, третьего и четвертого элементов ИЛИ подключены соответственно к выходам третьего регистра, к выходам leTBepтого регистра и к выходам второго дешифратора, а выходы - к входам пятого элемента ИЛИ, выход которого соединен с входом блока управления, шестой и седьмой выходы которого подключены соответственно к управляющим входам третьего и четвертого регистров, другой вход второй схемы сравнения соединен с третьим выходо; формирователя контрольных сигналов, выходы формирователя сигналов четноти, первого элемента ИЛИ, нулевой выход пятого дешифратора, выходы третьего и четвертого регистров яв Ляются соответственно первым-пятым выходами контрольных сигналов устройства, третий выход формирователя контрольных сигналов и выход второг регистра являются ссзртветственно шестым и -седьмым выходами контрольных сигналов устройства. i . На фиг.1 приведена функциональная схема предлагаемого устройства на фиг.2 - функциональная схема бло ка управления Устройство содержит (фиг.1) формирователь 1 контрольных сигналов, первый 2 и второй 3 регистры, первый коммутатор 4, формирюватель 5 сигналов ошибки и формирователь б сигналов записи. На фиг.1 изображен контролируемый накопитель 7. Устройство содержит также блок 8 управления, фоЕялирователь 9 сигналов четности, первую схему 10 сра нения, первый элемент ИЛИ 11, первый 12 и второй 13 дешифраторы, блок. 14 исправления ошибок, второй коммутатор 15; третий регистр 16, второй элемент ИЛИ 17, вторую схе-, му 18 сравнения, четвертый регистр 19, третий 20,четвертый 21 и пятый элементы ИЛИ. На фиг.1 обозначены соотвечственно первыми - седьмой выходы 23-29 контрольных сигналов уст ройства.Блок управления содержит(Фиг.2 триггер 30 режимов,- синхронизатор 3 счетчик 32 импульсов, третий 33 и четвертый 34 дешифраторы и элемент И 35. V . ; Устройство работает следуклдим образом. : Режим записи является подготовительным: в устройстве формируется и записывается в накопитель 7 инфор мация., имитирунидая ошибку в работе накопителя 7 и используемая далее для контроля правильности работы цепей коррекции ошибок. Это происходит следующим образом. Формирователь 1 (фиг.1) подсчитывает импульсы, поступающие на его вход с синхронизатора 31 (фиг,2) блока 8 и формирует последовательность двоичных кодов, отличающихся друг от друга на единицу,преобразует эту последовательность в совокупность кодовых комбинаций, в которых единственная единица передвигае ся с позиции на позицию (бегущая единица ), которая поступает на первый выход формирователя 1. На второй выход формирователя 1 поступают контрольные разряды коррект рующего кода, которые записываются в накопитель 7. Информационные разряды записываются в накопитель 7 последовательно по адресам (адресные цепи накопителя условно не пока заны) через регистр 2 и коммутатор Хранимая в накопителе 7 информация , содержащая по каждому аДресу j одну единицу в разных разряузах, при считывании рассматривается как нулевая информация, записанная с одной ошибкой В- режиме считывания информационные разряды с выхода накопителя 7 поступают на регистр 2 (фиг.1), а контрольные разряды.- на регистр 3. Выходные сигналы с этих регистров по- . даются на входы формирователя 5, на выходе которого формируется двричный код номера разряда, в котором имеет место ошибка. Этот код расшифровывается дешифраторс 4 12, с выхода которого инфор ационные разряды подаются на блок 14. На выходе блока 14 при правильной работе устройства имеет место исправленная информация нули во всех разрядах по всем адресам. Скорректированная информация через .атор 15 поступает на выход устройства. Кроме того, для обнаружения и локализаций неисправностей в устройстве формируется пять ко«трольнь1Х сигналов .(КС) , которые также подаются на выходы 23-27 устройства. Рассмотрим последовательно формирование и смысл каждого из пяти КС. Первый КС на выходе - 23. Формиро- . ватель 9 определяет четность (выходной, сигнал формирователя 9 равен ) или нечетность (выход ной сигнал равен ) кода, содержащего ошибку. Формирование этого . . сигнала важно потому, что четный нулевой код номера- разряда свидетельствует о наличии двух ошибок в считанной информации. Второй КС на выходе 24, Из вышеуказанного ясно, что нeoбxoДИlvIp иметь информацию о равенстве (сиг- . нал ) или неравенстве (сигнал О) нулю кода номера разряда, содержащего ошибку. Этот сигнал формируется на нулевом выходе дешифратора 12. Третий КС на выходе 25. Формирователь 6, который в штатном режиме работы используется для записи информации в накопитель 7, в режиме контроля используется для формирювания контрольного сигнала. Сигналы с выхода дешифратора12, соответствующие информациойным разрядам, через коммутатор 4 подаются на вход формирователя 6, с другого выхода дешифратора 12 непосредственно на вход формирователя б поступают сигналы, соответствующие контрольным разрядам. По определению эти сигналы совпадают с выходными сигналами формирователя 5. Jlocкoлькy формирователи 5 и б идентичны, при правильной их работе должны совпс1дать и выходные сигналы. Это контролируется схемой 10 сравнения и элементом ИЛИ 11: при равенстве выходных сигналов формирователей 5 и б выходной сигнал элемента ИЛИ равен нулю, в противном случае единице, . Четвер ый КС на выходе 26. Скорректированная информация, считанная из накопителя 7, через коммутатор 1 поступает на регистр 16 и контролируется элементом ИЛИ 17: при правильной информации выходные сигналы регистров 16 равны нулю, в противном случае есть и единицы Хотя четвертый контрольный сигнал многоразрядный, в первом.случае присвоено ему условное значение О во втором случае . Пятый КС на выходе 27. В следующий момент времени через коммутатор 15 блок 8 пропускает двоичный код с выхода формирователя 5. Схемой 18 сравнения он сравнивается с двоичным кодом счетчика на третьем выходе формирователя 1. При правильно работе устройства сравниваемые коды должны Совпадать, а при неправильно нет. Хотя пятый КС - сигнал многоразрядный, в первом случае присвоим ему условное значение О , во втоf7

Й/г.Г

2 Я г ром случае - 1 , Любая неисправность приводит к останову устройства. Останов формируется в блоке 8 с помощью, элементов ИЛИ 17 и 2022 в конце каждого цикла считьшания, когда уже сформировались- все контрольные сигналы. Кроме пяти описанных выше контрольных сигналов выводятся также выходные сигналы формирователя 1 (на выход 28) и регистра 3 (на выход 29) . После останова устройства все эти сигналы анализируются автоматически или человеком, в результате чего локализуется неисправность в соответствии с приведенной ниже. Таким образом, предлагаемое устройство позволяет обнаружить и локализовать неисправности.накопителя 7 с коррекцией ошибок с точностью, как правило, до одного функционального блока, что вдвое повышает точность контроля по сравнению с известным устройством, где неисправности локализуются с точностью до двух блоков. Технико-экономическое преимущество предлагаемого устройства заключается в более высокой точности контроля по сравнению с известным.