Запоминающее устройство с обнаружением и исправлением ошибок Советский патент 1982 года по МПК G11C29/00 

1

Изобретение относится к запоминающим устройствам и может йайти применение в цифровых вычислительных машинах, выполненных на функциональных узлах с большой степенью интеграции.

Известно запоминеиощее устройство с обнаружением и исправлением ошибок, содержащее накопитель, регистр адреса, блоки коррекции и анализа ошибок, регистр слова 1.

Недостатком этого устройства является низкая надежность.

Наиболее близким техническим решением к изобретению является запоминающее устройство с обнаружением и исправлением ошибок, содержащее накопитель, адресный блок, элементы ИЛИ, регистры информации, входной регистр, формирователь контрольных сигналов, схему сравнения и блок управления ;. .

Недостатками этого устройства являются низкие быстродействие и надежность вследствие большой аппаратурной избыточности.

Цель изобретения - повышение бы- ; стродействия и надежности устройств..

Поставленная цель достигается тем, что в запоминающее устройство с обнаружением и исправлением ошибок, содержащее регистр адреса, perгистры прямого и обратного кодов, блок кодирования, блок обнаружения отказов, первый блок декодирования, блок управления, первый блок коррекции, группы элементов ИЛИ и накопитель, адресный вход которого соединен с выходом регистра адреса, информационный вход подключен к выходу элементов ИЛИ первой группы, а выход - к входам регистров прямого и обратного кодов, причем входы элементов ИЛИ первой группы соединены соответственно с выходом блока кодирования и с инверсным выходом регистра прямого кода, прямой выхоД которого подключен к первым входам ;

первого блока коррекции, элементов ИЛИ второй группы и блока обнаружения отказов, второй вход которого соединен с инверсным выходом, , регистра обратного кода, выход первого блока коррекции подключен ко вторым входам элементов ИЛИ второй группы, выходы которых соединены со входом первого блока декодирования, управляющие входы регистра адреса и регистров прямого и обратного кодов подключены к одним из выходов блока управления, введены второй блок декодирования, второй блок коррекции, третья, четвертая, пятая и шестая группы элементов ШШ и группы элементов И, прчем первые входы элементов ШШ третьей группы соединены с инверсными выходами регистра обратного кода и первым входом второго блока коррекции, выход которого подключен ко вторым входам элементов ИЛИ третьей группы, выходы которых соединены со входом второго блока декодирования, входы элементов ИЛИ четвертой .и пятой групп подключены к в.ыходам соответственно первого и второго блоков декодирования и одним из входов элементов И соответственно первой и второй групп, другие входы которых соединены с выхо- дами блока обнаружения отказов, а уравляющие выходы элементов И первой и второй групп и выходы элементов ИЛИ четвертой и пятой групп подключены соответственно ко входам блока управления, информационные выходы , элементов И первой и второй групп соединены соответственно со вторымк входами первого и второго блоков коррекции, выходы которых подключен к первым входам элементов И третьей и четвертой групп соответственно, вторые входы которых соединены с дргими выходами блока управления, а выходы - со входами элементов ИЛИ шестой группы, выходы которых являются выходами устройства.

На фиг, 1 приведена структурная схема предложенного устройства; на фиг. 2 - структурная схема группы элементов И.

Устройство содержит (CMV фиг. 1) регистр адреса 1 со входами 2, накопитель 3, регистр прямого кода 4, регистр обратного кода 5, первую группу элементов ИЖ 6, блок кодирования 7 со входом 8, блок об-.

наружения отказов 9, вторую 10 и третью II группы элементов ИЛИ, первый 12 и второй 13 блоки декодирования, четвертую 14 и пятую 15 группы элементов ИЛИ, блок управления 16, первую 17 и вторую 18 группы элементов И, первый 19 и второй 20 блоки коррекции, третью 21 и четвертую 22 группы элементов И и шестую 23 группу элементов ИЛИ и выходами 24.

Первые входы элементов ИЛИ третьей группы 11 соединены с инверсными выходами регистра обратного

J кода 5 и первым входом второго блока коррекции, выход которого подключен ко вторым входам элементов ИЛИ тре-, тьей группы 11, выходы которых соединены со входом второго блока декодирования 13. Входы элементов ИЛИ четвертой 14 и пятой 15 групп подключены к выходам соответственно первого 12 и второго 13 блоков декодирования и одним из входов элементов И соответственно первой 17 и второй 18 групп, другие входы которых соединены с выходами блока обнаружения отказов 9. Управляклдие выходы элементов И первой 17 и второй 18 групп и выходы элементов ИЛИ четвертой 4 и пятой 15 групп подключены соответственно ко входам блока управления 16. Информационные выходы элементов И первой 17 и второй 18 групп соединены соответственно со вторыми входами первого 19 и второго 20 блоков коррекции, выходы которых подключены к первым входам элементов И третьей 21 и четвертой 22 групп соответственно, вторые входы:которых соединены с другими выходами блока управления 16, а выходы - со входами элементов ШШ шестой группы 23, выходы 24 которых являются выходами устройства.

Первая 17 и вторая 18 группы элементов И 25 (см. фиг. 2) представ-. ляют собой матрицы, причем одни из входов элементов И 25 подключены соответственно к пшнам строк и к шинам столбцов матрицы соответственно.

На фиг. 2 обозначены сигналы контрольных разрядов от А до А .. Устройство работает следующим

образом.

При записи число поступает на блок кодирования 7 (см. фиг. 1), где кодируется по следующему алгоритму. Слово Х , X,, ...,Xj, подлежащее записи в накопитель, разбивается на m групп по 1 разрядов (п тх1), т,е. группа: X.XjXg 2 группа: Х X --Х , 3 группа: 5(iii..i)M h В каждой группе производится контроль по четности. Значение контрольного разряда А( ) опре деляется из уравнения ) ,, S. . . ,+Xit+ А; 1 . Контроль по нечетности производится также по столбцам. Таким образом, после кодирования подлежащее записи число имеет структуру: , . . , jXfA, ., -4X4(«l-V m+ Afnf После кодирования число записывается в ячейку накопителя 3, адрес которой указан в регистре адреса 1, При.чтении слова производится определение значений контрольных разрядов А;,-А, по которым производится обнаружение и исправление ошибок, Характерной особенностью предлагаемого кода является независимость числа контрольных разрядов от количества исправляемых ошибок. По адресу, указанному в регистре адреса 1, число считывается из нако пителя 3 и поступает на регистр пря мого кода 4, с прямого выхода которого по сигналу блока управления 16 информация поступает на первый блок декодирования 12, где вычисляются значения контрольных Разрядов которые .анализируются элементами ШМ группы 14. Если в результате анализа оказывается, что ошибки отсутствуют (А;,А2. .. ,) , то на выходах элементов И первой групп 17 устанавливаются нулевые значения сигналов, в результате чего коррекция считанного слова не осуществляется, а сигнал с блока управления 16 разрешает выдачу считанного слова с выходов первого блока коррекции 19 через элементы И 21 на выходе устройства. Если анализ контрольных разрядо показывает, что в слове присутствуют ошибки, причем на выходах элемен тов ИЛИ четвертой группы 14 появится код 1, то по сигналу с блока уп равления 16 считанное слово с инверсного выхода регистра прямого кода записывается в ту же ячейку на 9 копителя 3 и считьшается на регистр обратного кода 5. С целью повьшения быстродействия содержимое каждого из регистров 4 и 5 обрабатывается параллельно. На входы блока обнаружения отказов 9 поступает прямой код считанного слова и обратный код содержимого регистра 5. В блоке 9 производится сложение двух прямых кодов. Единицы в некоторых разрядах суммы означают, что одноименные разряды ячейки накопителя имеют отказы. Коррекция ошибки происходит следующим образом. На од- ни из входов элементов И первой 17 и второй 18 групп поступают значения контрольных разрядов, а на другие входы - сигналы с выходов блока об-. наружения отказов 9. Сработают только те элементы И групп 17 и 18, на вход которых поступают три единичных сигнала, а это свидетельствует о том, что корректируются только разряды, принадлежащие множеству отказавших разрядов. Если хотя бы на одном выходе элементов И Первой 7 и второй 18 групп появляется единичный сигнал, то это означает, что коррекция произведена правильно. Информация об этом поступает с управляющих выходов элементов И групп 17 . и 18 на блок управления 16. В блока:4 коррекции 19 и 20 производится сложение двух кодов, поступающих с регистров 4 и 5 и с информационных выходов элементов И первой 17 и второй 18 групп соответственно. После коррекции производится повторный контроль. Если анализ контрольньпс разрядов показывает отсутствие ошибок, то по сигналу с блока управления 16 скорректированное слово поступает на выходы 24 устройства.. Если на выходах элементов ИЛИ групп 4 или 15 появляется код 01 либо 10, то это означает, что слово содержит четное количество ошибок, принадлежащих одной строке либо одному столбцу накопителя 3. В этом случае, а также если ни на одном из выходов элементов И первой 17 и второй 18 групп не появляется единичный сигнал (что свидетельствует о неправильном определении ошибочных разрядов), блок управления 16 запрещает выдачу информации на выходы 24 устройства. Блок управления 16 сигнализирует о неисправимой ошибке, когда на выходах элементов ИЛИ обоих групп 14 и 15 появляется код 01, 10 а также в том случае, если на выходах элементов ИЛИ одной из этих групп появляется код 10, и ни один из элементов И групп 17 и 18 не сработал, либо когда последняя ситуация имеет место в обо их каналах. Технико-экономические преимущества предложенного устройства за-. ключаются в том, что в нем применяется меньшее по сравнению с известным количеством контрольных разрядов и значительно уменьшено время декодирования и коррекции,.за счет чего повышены быстродействие и надежность устройства. Формула изобретения Запоминающее устройство с обнаружением и исправлением ошибок, содержащее регистр адреса, регистры прямого и обратного кодов блок ,кодирования, блок обнаружения отказов, первый блок декодирования, бло управления, первый блок коррекции, группы элементов ИЛИ и накопитель, адресный вход которого соединен с выходом регистра адреса, информационный вход подключая к выходу элементов ШШ первой группы, а выход к входам регистров прямого и обратного кодов, причем входыэлементов ШШ первой группы соединены соответ ствешю с выходом блока кодирования и с инверсным выходом регистра прямого ксща, прямой выход которого по ключен к первым входам первого блок .коррекции, элементов ИЛИ второй.гру ,пы и блока обнаружения отказов, второй вход которого соединен с ин.версным выходрм регистра обратного кода, выход первого блока коррек (ции подключен ко вторым входам элементов ИЛИ второй группы выходы ко ;торых соединены со входом первого 9, 8 блока декодирования, управляющие входы регистра адреса и регистров прямого и обратного кодов подключены к одним из выходов блока управления, отличающееся тем, что, с целью повышения быстродействия и надежности устройства, оно содержит второй блок декодирования, второй блок коррекции, третью, четвертую, пятую и шестую группы элементов ИЛИ и группы элементов И, причем первые входы элементов ИЛИ третьей группы соединены с инверсными выходами регистра обратного кода и первым входом,второго блока коррекции, выход которого подключен ко вторым входам элементов ШШ третьей группы, выходы которых соединены со входом второго блока декодирования, входы элементов ИЛИ четвертой и пятой групп подключены к выходам соответственно, первого и второго блоков декодирования и одним из входов элементов И соответственно первой и второй групп, другие входы которьос соединены с выходами блока обнаружения отказов, а управляннцие выходы элементов И первой и второй групп и выходы элементов ИЛИ четвертой и пятой групп подключены соответственно ко входам блока уп- равления, информационные выходы элементов И первой и второй групп .соединены соответственно со вторыми входами первого и второго блоков коррекции, выходы которых подключены к. перньо входам элементов И третьей и четвертой групп соответственно, вторые.входы которых соединены с Другими выходами блока, управления, а выходы - со входами элементов ИЛИ шестой группы выходы которых являются выходами устройства. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 555443, кл. G II С 29/00, 1975. 2.Авторское свидетельство СССР по заявке № 2707122/18-24, кл. G П С 29/00, 1979 (прототип).

i

От 16

ГГТ.1

5