Множительно-делительное устройство Советский патент 1982 года по МПК G06G7/16 

Изобретение относится к аналогово вычислительной технике, а именно к устройствам, в которых вычислительные операции выполняются г1утем изменения электрических величин, которые предназначены для умножения и делени и может быть использовано для решения уравнений. Известно множительно-делительное устройство, содержащее генератор линейно- нарастающего напряжения, вход которого подключен к источнику сигнала-делителя, а выход соединен с одним входом компаратора и через пер вый ключевой элемент - с шиной нулевого потенциала, второй вход компаратора присоединен к первому источнику сигнала-сомножителя, второй клю чевой элемент, один выход которого соединен с выходом устройства, а второй выход подключен ко второму ис точнику сигнала-сомножителя, дифференцирующий элемент, вход которого соединен с выходом тактового генератора, управляющий вход первого ключевого элемента подключен к выходу дифференцирующего элемента, вход компаратора присоединен к управляющему входу второго управляющего элемента. Данное множительно-делительиое устройство решает алгоритм где U , и - входные аналоговые сигналы СОНедостатком этого устройства является ограниченность функциональных возможностей, что не позволяет ему решать задачи с увеличением числа аргументов и введением дополнительных операций. Для решения таких задач данное устройство используется в комплексе с другими арифметическими устройствами, что значительно усложняет схему. Известно также множительно-делительное устройство, содержащее интегратор, пять ключей, компаратор, активный фильтр и мультивибратор, причем инвертирующий вход интегратор через первый и второй ключ соединен с первым и вторым входом устройства Выход интегратора соединен с инвертирующим входом компаратора; Выход компаратора соединен с управляющим входом третьего ключа, включенного между входом и выходом интегратора, и управлявшим входом пятого ключа. Инвертирующий вход активного фильтра через пятый ключ соединен с третьим входом устройства, выход активного фильтра является выходом устройства. Мультивибратор является источником эталонного сигнала, один выход мультивибратора соединен с управляющим входом первого ключа, второй выход мультивибратора соединен с, управляющим входом второго и пятого ключа. На первый вход устройства поступает входное отрицательное напряжение Ц| , на второй и третий входы устройства поступают положительные входные сигналы и. и и . Это устройство предназначено для умножения частного от деления двух постоянных аналоговых потенциалов на третий аналоговый потенциал и реализует алгоритм -1ГГ где и., и , Ц, - входные аналоговые сигналы 2 . Недостатком устройства является ограниченность класса решаемых задач не позволяющих решать более сложную математическую зависимость, необходимость решения которой возникает в ходе автоматизации определенных процессов. Наиболее близким по технической сущности к предлагаемому устройству является множительно-делительное уст ройство, содержащее первый интеграто первый и второй ключи, первый, второ и третий компараторы, первый триггер элемент И, реверсивный счетчик и регистр памяти, группа выходов которого является группой выходов устройст ва, а группа входов подключена к группе выходов реверсивного счетчика вход первого интегратора подключен к выходам первого и второго ключей, информационные входы которых являются первым и вторым входами устройства, выход первого интегратора подклю чен к первому входу первого компаратора, второй вход которого подключен к шине нулевого потенциала, а выход подключен к первому входу элемента И, выход второго компаратора подключен к первому входу первого три|- гера, выход которого подключен к первому входу счетчика, второй вход которого является входом эталонной частоты, выход третьего компаратора подключен к управляющим входам первого и второго ключей, а первый вход - к шине нулевого потенциала З. Недостатком известного устройства является ограниченность класса решаемых задач, не позволяющих решать более сложную математическую зависимость. Цель изобретения - расширение класса решаемых задам за смет реализации функции N - К Поставленная цель достигается тем, что в множительно-делительное устройство введены третий, четвертый и пятый ключи,.инвертор, второй интегратор, второй триггер и четвертый компаратор, информационный вход третьего ключа подключен к информационHONiy входу второго ключа, выход третьего ключа - к выходу второго ключа, а управляющий вход подключен к выходу первого компаратора, информационный вход четвертого кл.юча является третьим входом устройства, а выход подключен ко входу второго интегратора, выход которого подключен к первым входам второго и четвертого компараторов, второй вход второго компаратора подключен к выходу инвертора и к информационному входу пятого ключа, выход которого подключен ко входу второго интегратора, вход инвертора и второй вход четвертого компаратора объединены и являются четвертым входом устройства,управляющие входы четвертого и пятого ключей подключены к выходу третьего компаратора, выходы второго и четвертого компараторов подключены соответственно к первому и второму входам второго триггера, выход которого подключен ко второму входу третьего компаратора и ко второму входу элемента И, выход элемента И подключен ко второму входу первого триггера. выход второго компаратора подключен к третьему входу счетчика. На чертеже приведена функциональная схема устройства. Множительно-делительное устройство содержит интеграторы 1 и 2, предназначенные для интегрирования входных аналоговых сигналов различной полярности, ключи 3-7, предназначенные для поочередного подключения аналоговых напряжений к интеграторам компараторы 8 - 11, инвертор 12, триггеры с раздельным запуском 13 и И, элемент И 15, реверсивный счетчи 16 импульсов и регистр 17 памяти. Ключи 3 и 5 выполнены на транзистора р-п-р полярности,ключи , 6 и 7 выполнены на транзисторах п-р-п полярности. На первый к-люч 3 подается аналого вый сигнал - Uxf отрицательной полярности, на второй ключ 4 подается положительный аналоговый сигнал на четвертый ключ 5 подается отрицательный аналоговый сигнал -Uo,, на вход инвертора 12 и вход четвертого компаратора 10 поступает отрицательный сигнал -UH. На третий счетный) вход счетчика 1б импульсов поступает эталонный частотный сигнал fg. Устройство работает следующим образом. Положительный потенциал +UA с выхода инвертора 12 поступает на второ вход второго компаратора 9 и на пятый ключ 6. В зависимости от состояния ключей 5 и 6 на выходе интегратора 2 мо жет быть либо положительное напряжение -ид, либо отрицательное -U. Рассмотрим работу устройства в исходном состоянии, когда напряжение на выходе интегратора 2 равно -Ц/. Потенциал -Уд с выхода интегратора 2 поступает на инвертирующий вход компаратора 10 и переключает его,при этом триггер 1 переключается и переключает компаратор 11. Отрицательное напряжение с выхода компаратора 11 поступает на управляющие входы кл чей 3-6, при этом ключи 3 и 5 открываются, а ключи t и 6 закрываются Потенциал -U поступает на вход интегратора 1, потенциал -U поступает на вход интегратора 2. Линейно изменяющееся напряжение с выхода интегратора 2 поступает на инвертирующие входы компараторов Эй 10, интегрирование входного напряжения -U (заряд интегратора 2) происходит до момента времени, когда положительное напряжение Ug jijfnHe станет равным положительному напряжению +11, поступающему на неинвертирующий вход компаратора 9. За это время интегратор 1 интегрирует входное напряжение -U.. Когда напряжение идых,ртанет равным НА , компаратор 9 срабатывает, переключает триггеры 13 и и устанавливает счетчик 16 импульсов в нулевое состояние. Единичный потенциал с выхода триггера 13 поступает на вход разрешения счета счетчика импульсов. Положительный потенциал с выхода триггера 1 поступает на первый вход элемента И 15. Триггер 14 переключает компаратор 11. Положительный nor тенциал с выхода компаратора 11 открывает ключи t и 6 и закрывает ключи 3 и 5. Положительное напряжение -Uj поступает на вход интегратора 1, положительное напряжение i-U поступа- . ет на вход интегратора 2. Напряжение на выходе интегратора 2 линейно убывает. Интегрирование входного напряжения и продолжается до момента времени, когда Ццу л достигает уровня нап- , ряжения -U, поступакмцего на вход компаратора 10. Компаратор 10 и триггер 1 переключаются. Таким образом, время разряда интегратора 2 является постоянной величиной и не зависит от входных аналоговых сигналов -«-и, -t-Uj, -U,|. В этот период времени интегратор 1 интегрирует входное напряжение +Un . Напряжение на выходе интегратора 1 линейно убывает. Интегрирование напряжения U происходит до момента времени, когда напряжение на выходе интегратора 1 станет равным 0. В этот момент времени компаратор 8 переключается, триггер 13 устанавливается в нулевое состояние и открывает ключ 7 при этом прекращается подача напряжения U2 на вход интегратора 1. За время разряда интегратора 1 в счетчике 1б импульсов набирается код, равный., ,, N К Ui Uj где К - коэффициент пропорциональности. 90 Информация в коде N из счетмика 1б импульсов переписывается в регист 10 памяти, откуда может поступать в .систему управления. Далее цикл работы множительно-делительного устройства повторяется. Таким образом, предло 1 енное устройство позволяет расширить класс решаемых задач, по сравнению с иа вестнЫми устройствами, без значитель него усложнения устройства. Формула изобретения Множительно-делительное устройство, содержащее первый интегратор,пер вый и второй ключи, первый, второй и третий компараторы, первый триггер элемент И, реверсивный счетчик и регистр памяти, группа выходов которого является группой выходов устройст ва, а группа входов подключена к группе выходов реверсивного счетчика, вход первого интегратора подключен к выходам первого и второго ключей, информационные входы которых являются соответственно первым и вторым входами устройства, выход первого ин тегратора подключен к первому входу первого компаратора 5 второй вход которого подключен к шине нулевого потенциала, а выход подключен к первому входу элемента И, выход .второго компаратора подключен к первому входу первого триггера, выход которого под ключен к первому входу счетчика, вто рой вход которого является входбм эталонной частоты, выход третьего компаратора подключен к управляющим входам первого и второго ключей, а пераый вход - к шине нулевого потенциала, отличающееся тем, что, с целью расширения класса решае мых задач за счет реализации функции N К 5 в него введены третий УЗ и четвертый и пятый ключи, инвертор, второй интегратор, второй триггер и четвертый компаратор, информационный вход tpeTbero ключа подключен к информационному входу второго ключа, выход третьего у1юча подключен к выходу второго ключа, а управляющий вход подключен к выходу первого компаратора, информационный вход четвертого ключа является третьим входом устройства, а выход подключен ко входу второго интегратора, выход которого подключен к первым входам второго и четвертого компараторов, второй вход второго компаратора подключен к выходу инвертора и к информационному входу пятого ключа, выход которого подключен ко входу второго интегратора, вход инвертора и второй вход четвертого компаратора объединены и являются четвертым входом устройства, управляющие входы четвертого и пятого ключей подключены к выходу третьего компаратора, выходы второго и четвертого компараторов подключены соответственно к первому и второму входам второго триггера, выход которого подключен ко второму входу третьего компаратора и ко второму входу элемента И, выход элемента И подключен ко второму входу первого триггера, выход второго компаратора подключен к третьему входу счетчика. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР ff 585502, кя. G 0$ G 7/16, 1976. 2.Патент Великобритании Г 1302806, кл.СЧ С, опублик. 1973. 3.Авторское свидетельство СССР по заявке W 27kS3, кл. G Об G 7/1б, 1979.