Устройство для многоканальной передачи-приема дискретной информации Советский патент 1982 года по МПК H04L27/18 

(54) УСТРОЙСТВО ДЛЯ МНОГОКАНАЛЬНОЙ ПЕРЕДАЧИ ПРИЕМА ДИСКРЕТНОЙ ИНФОРИАГ1ИИ

I

Изобретевтие относится к радиотех гике.

Известно устройство iwa многоканальной передачи-приема дискретной информации, содержащее на передающей стороне генератор сетки частот, выходы, которою нодключены к одним входам блока фазовых манипуляторов, другие входы которого соединены с выходами распределите;гьного блока, вход которого соед}пген с выходом перекодирующего блока, и формирователь группового сигнала, а на приемной стороне - блок управления, выход которого соединен с управляющими входами выходного согласующего блока, блока вычисления разности фаз и канальных блоков, выходы которых подключены ко входам первого блока памяти, выходы которого соединены с инфор.магдаоннр.зми входами блока вычисления разности фаз, выход которого подключен к информационному входу выходного согласующего блока 1.

Однако в известном устройстве псмехоустой чивость недостаточна.

Цель изобретения - иовьипсние помехоустойчивости.

Для достижения поставленной цели в устройство для многоканальной передачи- приема дискретной информации, содержаи1ее на передающей стороне генератор сетки частот, выходы которого подключены к о;щим входам блока фазовых манипуляторов, другие

.входы которого соединены с выходалл распределительного блока, вход которого соединен с выходом перекодирующего блока, и

. формирователь группового сигнала, а на

10 приемной стороне - блок управления, выход которого соединен с управляющими входами выходного согласующего блока, блока вычисления разности фаз и канальных блоков, выходы которых подключены ко вхо15дам первого блока памяти, выходы которого соединены с информащюнными входами блока вычисления разности фаз, выход которого подключен к информациорсному входу выходного согласующего блока, на передаюп1ей

20 стороне В каждый канал введены сумматор, ключи, усилитель и элемент задержки, выход которого через усилитель подключен к первому входу первого ключа, выход кото юго соединен с первым входом сумматора, второй вход которого соединен с выходом второго ключа, первый вход которого соеди нен со входом элемента задержки и с соответствующим канальным выходом блока фазовых ма гипуляторов, причем вторые входы ключей соединены с соответствующими выходами распределительного блока, а выход сумматора подключен к канальному входу формирователя группового сигнала, на приемной стороне введены сумматоры, квадраторы, перемножители, накопители, блоки намяти, усилители, генератор нормированного сигнала и блок вычисления амплитуд и фазы сигнала, входы которою соединены с вы- ходами первого и второго накопителен, входы которых соединен соответственно с выходами первого и второго усилителей, первые входы которых соединены с выходом первого сумматора, первый вход которого соединен с выходом первого квадратора, вход которого соещгаен с выходом второго сумматора, со входом второго блока памяти с первым входом первого перемножителя и с первым входом второго перемножителя, второй вход которого соединен с первым входом третьего перемножителя и с выходом третьего блока памяти, вход которою соединен с выходом третьего сумматора, с входом второго квадратора, с вторым входом третьего перемножителя и с первым входом четвертого неремножителя, второй вход которого соединен с выходом второго блока памяти и с вторым входом первого перемножителя, выход которого подключен к первому входу четвертого сумматора, второй вход которого соединен с выходом третьего перемножителя, при зтом выход четвертого сумматора подключен к второму входу первого усилителя, второй вход второго усилителя соединен с выходом пятого сумматора, входы которого соединены с выходами первого и четвертого перемножителей, выход блока управления подключен к одним входам второго и третьего сумматоров, другие входы которых соединены с выходами первого блока памяти, причем выход генератора нормированного сигнала подключен к дополнительному входу второго накопителя, а выходы блока вычисления амплитуды и фазы сигнала через канал обратной связи под: л очены к управляющим входам злементов задержки и усилителей передающей стороны.

К t J -I 2e)()4(y,)() (Х,е )(Узе-Угд)-(Х,, t ) 40.,,f.(V,,.y,ef ..ef Ч..),/

где 2е,Х,, ,х.е и 2е , Vie , Уле отклики на вторую, третью и четвертую посйгаки

/вычисления амплитуды и сигиала, сумматор 25, квадраторы 26.

Устройство работает следующим образом.

В интервал времени, выделенный для коррекщ1и каждому из N сигналов последовательно из блока 3 подается тест-сигнал. Тестсигнал состоит из четырех последовательных посылок

Sr,(t), Srjft), Srj(t),Sr4(t), r t.,N;

(сигналы S(t), рассматриваются на выходе формирователя 10. В первых двух посылках фазы сигналов совпадают и коррекция отсутствует ( I, ф(К(,2 Третья посылка отличается от первЬ х двух манипуляцией фазы на TL . В четвертой посылке снова производится манипуляция фазы на Т(- и, кроме того, на интервале коррекщ{и устанавливается /Kf / 2, Ф (Kf) Посылки, в которых отсутствует коррекция, пропускаются через ключ 5, часть посьшок (интервал коррекили), на которой производится коррекция, пропускается через ключ 4, остальная часть через ключ 5. В приемной части тест-сигнал

проходит обработку по алгоритму приема

вплоть до блока 12 памяти, на выходах которого присутствуют четыре сигнала: пара квадратурных откликов X i , V j от очередной посылки и пара квадратурных откликов Х|-рУ|,,

от предыдущей посылки. Эти отклики считываются из блока 12 памяти последовательно по всем N каналам.

При передаче тест-сигнала по г-му каналу блок вычисления оптимальных параметров коррекдю вычисляет модуль и фазу комплексного коэффициента коррекции К г opt нала по алгоритму

тест-сигнала, переданного по г-му каналу, в 1-м канале; 1 1, ..., N. 4 На чертеже изображена структурная электрическая схема предлагаемого устройства. Устройство содержит на передающей стороне перекодирующий блок 1, распределительный блок 2, блок 3 фазовых манипуляторов, ключи 4 и 5, генератор 6 сетки частот, элемент 7 задержки, усилитель 8, сумматор 9, формирователь 10 группового сигнала, на приемной стороне - канальные блоки 11, 1блок 12 памяти, блок 13 вычисления разнос,ти фаз, выходной согласующий блок 14, управляющий блок 15, сумматоры 16, блоки П памяти, перемножители 18, сумматор 19, усилители 20, накопители 21 и 22, генератор 23 нормированного сигнала, блок 24 В nape сумматоров 16 вычисляются суммы между двумя последующими откликами в квадратурных каналах. Первые суммы 2е зё -а запоминаются в блока 17 памяти. Вторые суммы )(f подаются на перемножитель 18 и, через квад торы 26 на сумматор 25. Сумма квадратов вторых сумм с выхода сумматора 25 исполь зуется для управления масштабом передачи сигналов в усилителях 20 в соответствии со знаменателем слагаемых в выражении (I). Четыре перемножителя 18 и сумматор служат для получения четырех комбинаций произведения первых и вторых сумм в соот ветствии с числителями слагаемых в выражеНИИ (1). Сумма и разности, в соответствии с выражением (1), произведений с выходов сумматоров 19 поступают на усилители 20, управляемые с выхода сумматора 25 в соответствии с выражением (1). Полученные в усилителях 20 сигналы последовательно во времени суммируются в накопителях 21 и 22. Здесь накапливаются результаты обработок откликов по всем каналам. В накопитель 22, кроме указанных, вводится из генератора 23 нормированного сигнала норми;рующий единичный сигнал, т.е. сигнал от утствия коррекции (первое слагаемое в вы ;ражении (1). Этот сигнал соответствует следующему условию: при нулевых сигналах на выходе усилителей 20 за счет сигнала на вы ходе генератора 23 нормированного сигнала по каналу обратной связи подается информа ция о параметрах коррекции /K{.,0(Kf.) т.е. сигнал начальных точек управления злем тами 7 задержки и усилителями 8. Вычисление модуля и фазы ( и opt ) выражения (1) производится в блоке 24 вычисления амплитуды и фазы. Сигналы с выхода блока 24 вычисления амплитуды и фазы через канал обратной свя зи управляют элементами 7 задержки и уси лителями 8 с переменным коэффициентом усиления модулятора. Тест-сигнал подается последовательно по оси N каналам модема и, таким образом, все каналы модема адаптируются к состоянию линии связи. Использование предлагаемого устройства выгодно отличает его от известного, посколь ку применение коррекции сигнала повышает помехоустойчивость. Формула изобретения Устройство для многоканальной передачиприема дискрет1ЮЙ информации, содержащее на передающей стороне генератор сетки час тот, выходы которого подключены к одним входам блока фазовых манипуляторов, другие входы которого соединены с выходами распределительного блока, вход которюго соединен с выходом перекодирующего блока, и формирователь группового сигнала, а на приемной стороне - блок управления, выход которого соединен с управляющими входами выходного согласующего блока, блока вычисления разности фаз и канальных блоков, выходы которых подключены к входам первого блока памяти, выходы которого соединены с информацнонными входами блока вычисления разности фаз, выход которого подключен к информационному входу выходного согласующего блока, отличающееся тем, что, с целью повышения помехоустойчивости, на передающей стороне в каждый канал введены сумматор, ключи, усилитель и элемент задержки, выход которого через усилитель подключен к первому входу первого ключа, выход которого соединен с первым входом сумматора, второй вход которого соединен с выходом второго ключа, первый вход которого соединен со входом элемента задержки и с соответствующим канальным выходом блока фазовых манипуляторов, причем вторые входы ключей соединены с соответствующими выходами распределительного блока, а выход сумматора подключен к канальному входу формирователя группового сигнала, на приемной стороне введены сумматоры, квадраторы, иеремножителн, накопители, блок памяти, усилители, генератор нормированного сигнала и блок вычисления амплитудь и фазы сигнала, входы которого соединены с выходами первого и второго накопителей, входы которых соединены соответственно с выходами первого и второго усилителей, первый входы которых соединены с выходом первого сумматора, первый вход которого соединен с выходом первого квадратора, вход которого соединен с выходом второго сумматора, со входом второго блока памяти, с первым входом первого перемножителя и с первым входом второго перемножителя, второй вход которого соединен с первым входом третьего перемножителя и с выходом третьего блока памяти, вход которого соединен с выходом третьего сумматора, с входом второго квадратора, с вторым входом третьего перемножителя и с первым входом четвертого перемножителя, второй вход которого соединен с выходом второго блока памяти и с вторым входом первого перемножителя, выход которого подключен к, первому входу четвертого сумматора, второй

вход которого соединен с выходом третьего перемножителя, при этом выход четвертого сумматора подключен к второму входу первого усилителя, второй вход второго усилителя соединен с выходом пятого сумматора, входы которого соединены с выходами первого и четвертого перемножителей., выход блока управления подключен к одним входам второго и третьего сумматоров, другие входы которых соединены с выходами первого блока памяти, причем выход генератора нормированного сигнала подключен к дополнительному входу второго- накопителя, а выходы блока вычисления амплитуды и фазы сигнала через канал обратной связи подключены к управляющим входам, злеменюв задержки и усилителей передающей стороны.

Источники информации, принятые во внимание при экспертизе 1. Заездный А. М. и др. Аппаратура передачи дискретной информации. МС-5. М., Связь, 1970, с. 16-17 (прототип).