Устройство для функционального контроля больших интегральных схем Советский патент 1982 года по МПК G01R31/303 G06F17/00 

(54) УСТРОЙСТВО-ДЛЯ ФУНКЦИОНАЛЬНОГО КОНТРОЛЯ БОЛЬиШХ ИНТЕГРАЛЬНЫХ СХЕМ

Изобретение относится к вычислительной технике и контрольно-измерительной техник е и может быть использовано для функционального контроля цифровых больших интегральных схем, , Известно устройство функ1щоналЬ ного контроля цифровых интегральных схем, которое содержит генератор . контрольных сигналов, регистры сдвига, блоки коммутации, блока сравнения, блоки с эталонной логической схемой, блок индикации для указания содержимого регистров в момент обнаружения неправомерности tU. Недостатком данного устройства яв ляется необходимость применения эталонной схе1Ф1. Наиболее близким по технической сущности к изобретению является устройство, содержащее блок программного управления, соединенный с блоком сияхрониза1щи, и по числу выводов ко тролируемой болшой интегральной схе блоки формирования сигналов и сравнения, подключенные к соответствующим выходам блока синхронизации и к большой интегральной схеме, первую группу регистров сдвига, управляющие входы которых подключены к соответствукяцим выходам блока синхронизации 2. Недостатком известного устройс- на является его невысокая надежность и ограниченное быстродействие из-за наличия многоразрядного регистра сдвига на каждом выводе контролируемой интегральной . Цель изобретения - повышение надежности и быстродействия устройства. Поставленная цель достигается тем, что устройство содержит вторую группу регистров сдвига и по числу выводов контролируемой схемы две группы элементов И и блоки памяти, выходы которых соединены с информационными входами соответствуищим регистров сдвига, управляющие входы с соответствукхцими выходами блока синхронизации, первые входы первой и второй группы элементови подключены к соответствугадим выходам блока синхронизации, вторые входы - к выходам соответствующих регистров сдвига, а выходы ко входам - соответствующих блоков формирования сигналов и сравнения.

На чертеже представлена блок-схема устройства.

Устройство содержит блок 1 программного управления, блок 2 синхронизации, первый регистр 3 сдвига, второй регистр 4 сдвига, блок 5 памяти, группы элементов И 6, блок 7 формирования сигналов и сравнения, большую интегральную схему 8.

При работе устройства из блока 1 программного управления через блок 2 синхронизации информация, например в виде восьмиразрядных двоичных слов заносится для хранения в блоки 5 памяти.

Непосредственно при контроле цифровых больших интегральных схем информации в виде указанных восьмиразрядных двоичных слов параллельным кодом заносится в регистры 4 сдвига. После чего блок 2 синхронизации за. пускает по KaHai-aM синхронизации регистры 4 сдвига и информация после-т довательно разряд за разрядом через элементы И 6 поступает на блоки 7 формирования сигналов и сравнения, а затем на выводы контролируемой большой интегральной схемы 8.

За время, а течение которого информация в виде последовательного восьмиразрядного кода выдается из регистров 4 сдвига на блоки 7, из блоков 5 памяти восьмиразрядные слова заносятся в регистры 3 сдвига и по окончании восьми тактов работы блока 2 синхронизации информация на выводы контролируемой большой ин теграпьной схемы 8 через элементы И 6 и блоки 7 начнет поступать из регистров 3 сдвига и в то же время иформация из блоков 5 памя1И заносится в регистры 4 сдвига и т.д.

Такое схемное решение устройства для функционального контроля больших интегральных схем позволяет на порядок уменьшить число разрядов сдвиговых регистров, а, следовательноj сократить объем электронных элементов в устройстве и повысить его надежность и быстродействие.

Формула изобретения

Устройство для функционального контроля больших интегральных схем, содержащее блок программного управления соединенный с блоком синхронизации, и по числу вьшодов контролируемой большой интегральной схемы блоки формирования сигналов и сравнения, подключенные к соответствующим выходам блока синхронизации и к большой интегральной схеме, первую группу регистров сдвига, управляющие входы которых подключены к соответствующим выходам блока синхронизации, отличающееся тем, что, с целью повьш1ения надежности и быстродействия устройства, оно содержит вторую группу регистров сдвига и по числу выводов контролируемой схемы две группы элементов И и блоки памяти, выходы которых соединены с информационными входами соответствуювщх регистров сдвига, управляющие входы - с соответствующим выходами блока синхронизации, первые входы первой и второй групп элементов И подключены к соответствующим,выходам блока синхронизации, вторые входы к выходам соответствующих регистров сдвига, а выходы - к входам соответствующих блоков формирования сигналов и сравнения.

Источники информации, принятые во внимание при экспертизе

2. Smith а Minicomputer aided mos array Tester Журнал Compute iDesigu, 1970, № 12, p.p. 65-70.