Микропрограммное устройство управления Советский патент 1982 года по МПК G06F9/46 

(5) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

1

Изобретение относится к ычислительной технике и Momet быть использовано при построении ЭВМ различных классов и, в частности, однокристальных эмулирующих микропроцессоров.

Известно микропрограммное устройство управления, построенное с использованием памяти микропрограмм и содержащее регистр адреса микрокоманд, матрицу памяти и регистр микрокоманд. ,д В соответствии с кодом регистра адреса из памяти микропрограмм на регистр выбираются коды микрокоманд. Каждая микрокоманда состоит из операционной и адресной частей. Операционная часть,5 формирует микроприказы, управляющие вентилями процессора, а адресная адрес следующей микрокоманды. Последний в общем случае зависит от кода команды или признаков условий пере- го хода, сформированных при выполнении этой или предыдущих микрокоманд. В качестве памяти микропрограмм используется обычно пассивное запоминающее

устройство или программируемая логическая матрица 1 .

Недостатком данного устройства является большой объем памяти микропрограмм при реализации достаточно мощной системы команд либо ограниченные функциональные возможности при удовлетворении требованиям, ограничивающим объем оборудования что становится особенно существенным; при построении однокристальных микропроцессоров и приводит к жестким ограничениям мощности реализуемых в них систем кЬманд. .,

Наиболее близким техническим решением к предлагаемому является микропрограммное устройство управления, содержащее блок памяти микрокоманд, регистр адреса микрокоманд, регистр микрокоманд,первую группу элементов И, первую и вторую группы элементов , иЛи, первые входы элементов ИЛИ первой группы являются входом команд устройства, вторые входы - входом 39 условий устройства,информационные . входы элементов И первой группы соединены с выходами элементов ИЛИ первой группы, а выходы - с первыми вхо дами элементов И/И второй группы, пе вый выход которой соединен со входом регистра адреса микрокоманд, выходом соединенного с адресньм уходом блока памяти микрокоманд, первый, второй и третий выходы которого соединены с соответствующими входами регистра микрокоманд 2 . Основными недостатками устройства являются большой объем блока памяти микропрограмм и ограниченные функцио нальные возможности, заключающееся в том, что устройство реализует лишь набор микропрограмм, существенно ограниченный объемом блока памяти. Цель изобретения - расширение функциональных возможностей устройства за счет структурно-микропрограммной реализации внешнего микропрограммирования. « Поставленная цель достигается тем, что устройство содержит вторую, третью, четвертую, пятую, шестую, седьмую и восьмую группы элементов И третью группу элементов ИЛИ, триггер блокировки, регистр адреса внешних микрокоманд, регистр сигналов управг ления, первыми выходами соединенный с первыми входами элементов И второй группы, выходами соединенных со вторыми входами элементов ИЛИ второй группы, управляющие входы элементов И первой группы соединены с выходами элементов И третьей группы, первые выходы регистра микрокоманд соединены с первыми входами элементов И четвертой группы, выходы которых соединены -с третьими входами элементов ИЛИ второй группы, вторые входы элементов И четвертой группы соединены с первыми входами элементов И третьей групг1ы, с единичным выходом триггера блокировки и с первыми входами э тементрв ИЛИ третьей группы, выходы которых соединены с управляющими входами соответствующих элементов И пятой группы, информационными входами соединенных с четвертыми выходами блока памяти микрокоманд, а выходами - с четвертым входом регистра микрокоманд, вторые входы эле ментов И третьей группы соединены с соответствующим вторым выходом регистра микрокоманд, третьи входы элементов И третьей группы соединены со вторыми входами соответствующих элементов И шестой группы и со вторым выходом регистра сигналов управления, третий выход которого соединен со вторыми входами элементов И шестой группы и с первыми входами элементов И седьмой группы, выходами соединенных с четвертыми входами элементов ИЛИ второй группы, первые входы элементов И восьмой группы соединены с выходами элементов ИЛИ второй группы, а выходы с nepebw информационным входом регистра адреса внешних микрокоманд, второй информационный вход которого соединен с выходам шестой группы элементов И, третий выход регистра микрокоманд соединен с соответствующими управляющими входами триггера блокировки, регистра адреса внешних микрокоманд, регистра сигналов управления, элементов И второй, шестой, седьмой и восьмой групп, четвертый выход регистра микрокоманд является выходом устройства, выход регистра адреса внешних микрокоманд является адресным выходом устройства для внешней памяти Микропрограмм, а управляющие входы регистра сигналов управления являются входами внешних микропрограмм устройства. На чертеже 1 представлена блоксхема устройства, в которой содержится блок памяти микрокоманд f, регистр микрокоманд 2, регистр адреса микрокоманд 3, первая 4, вто,рая 5 третья 6, четвертая 7, пятая 8, шестая 9, седьмая 10 и восьмая 11 группы элементов И, первая 12, вторая 13 и третья 1Л группы элементов ИЛИ, регистр адреса внешних микрокоманд 15, ре- . гистр сигналов управления 16, триггер блокировки 17. Устройство работает :следуюцим образом. По внешнему сигналу в регистрах 3 и Т5 устанавливаются начальные адреса, в регистре 16 и триггере 17 нулевые состояния. При этом на нулевых выходах регистра 16 и нулевом выходе триггера 17 устанавливаются потенциалы, открывающие элементы И 7, И 8 и разрешающие прохождение через элементы И 6 на управляющие входы элементов И Л микроприказов условий с выходов регистра 2. По начальному коду регистра 3 ( в общем случае отличному от нулевого) с выходов блока памяти микрокоманд 1 снимается и записывается в регистр 2 код микрокоманды, реализующей чтениё из внешней памяти и интерпретацию команды. Микрокоманда на регистре 2 состоит из основных и дополнительных микроприказов, микроприказов условий и базового адреса группы еле дующих микрокоманд. Дополнительные микроприказы в микрокомандах, реализующих основные команды процессора, не вырабатываются. В соответствии с основными микроприказами читается из внешней памяти и подается на первый вход первой группыэлементов ИЛИ код команды. Микроприказы услови открывают соответствующие элементы И 4. Адрес следующей микрокоманды фо мируется, например, логическим сложением разрядов команды, прошедших через открытые элементы И 4, и кода базового адреса с выходов элементов И 7. Сформированный адрес записывается в регистр 3 и является адресом первой внутренней микрокоманды испол нительной части одной из основных команд или адресом внутренней микрокоманды, интерпретирующей внешнюю микрокоманду. Одна или несколько сле дующих микрокоманд могут продолжать интерпретацию команды, ветвясь в мик ропрограмме с помощью описанного механизма формирования адреса по коду в разрядах команды, прошедших через элементы И t, и коду адреса, указанного в текущей микрокоманде. После окончания интерпретации команды устройство переходит к выполне нию внутренней микропрограммы, содер жащейся в блоке памяти 1, либо к выполнению микропрограммы, записанной во внешней памяти. При выполнении внутренней микропрограммы исполнительной части одной ИЗ основных команд работа устройства по существу не отличается от работы известных микропрограммных устройств управления и происходит аналогично описанной при интерпретации команды. При переходе к выполнению интерпретации внешней микрокоманды в регистре адреса 3 устанавливается нулевой код адреса, в соответствии с которым в регистр 2 записывается код микрокоманды содержащей базовый адрес группы следующих микрокоманд, основные микроприказы и дополнитель9 .6 ный микроприказ. В соответствии с основными микроприказами выполняется чтение внешней микрокоманды из внешней памяти по адресу, указанному на регистре 15, и запись её в регистр сигналов управления 16. Дополнительный микроприказ устанавли-с вает триггер блокировки 17. в нулевое состояние, увеличивает содержимое регистра 15. например, на единицу младшего разряда и открывает элементы И 5. Адрес следующей микрокоманды формируется из адреса, содержащегося в текущей микрокоманде, и кода внешней микрокоманды, поступающих соответственно с выходов открытых элементов И 7 и 5 и записывается в регистр 3Функциональные возможности микропрограммного устройства управлен 1я расширены за смет структурно-микропрограммной реализации внешнего микропрограммирования, использующего внутренние микропрограммы как библиотеку микрокоманд и наделенного средствами ее расширения. Внутренняя микропрограмма, кроме того, с помощью структурных средств интерпретирует внешние микрокоманды и реализует взаимодействие внутреннего и внешнего микропрограммирования. Формула изобретения Микропрограммное устройство управления, содержащее блок памяти микрокоманд, регистр адреса микрокоманд, регистр микрокоманд,первую группу элементов И,первую и вторую группы элементов ИШ, первые входы элементов ИГИ первой группы являются входом команд устройства, вторые входы - входом условий устройства, информационные входы элементов И первой группы соединены с выходами элементов ИШ первой группы, а выходы - с первьми входами элементов ИЛИ второй группы, первый выход которого соединен с входом регистра адреса микрокоманд, выходом соединенного с адресньм входом блока памяти микрокоманд, первый, второй и третий выходы которого соединены с соответствующими входами регистра микрокоманд, отличающеес я тем, что, с целью расширения функциональных возможностей за счет структурно-микропрограммной реализации внешнего микропрограммирования, оно содержит вторую, третью, четвер тую, пятую, шестую, седьмую и восьмую группы элементов И, третью группу элементов ИЛИ, триггер блокировки, ре- 5 гистр адреса внешних микрокоманд, регистр сигналов управления, первыми выходами соединенный с первыми входами элементов И второй группы, выходами соединенных с вторыми входами

элементов ИШ второй группы,управляющие входы элементов И первой группы соединены с выходами элементов И третьей группы, первые выходы регистра микрокоманд соединены с первыми входами элементов И четвертой группы, выходы которых со динены с третьими входами элементов ИЛИ второй группы, вторые входы элементов И четвертой группы соединены с первыми входами элементов И третьей группы, с единииным выходом триггера блокировки и с первыми входами элементов ИЛИ третьей группы, выходы которых соединены с управляющими входами соответст-25

вующих элементов И пятой группы, информационными входами соединенных с четвертыми выходами блока памяти микрокоманд, а выходами - с четвертым входом регистра микрокоманд, вто рые входы элементов И третьей группы соединены с соответствующим вторым выходом регистра микрокоманд, третьи входы элементов И третьей группы соединены с вторыми входами соответствующих элементов И шестой

ды - с первым информационным входом регистра адреса внешних микрокоманд, второй информационный вход которо го соединен с выходом шестой группы

5 элементов И, третий выход регистра микрокоманд соединен с соответствующими управляющими входами триггера блокировки, регистра адреса внешних микрокоманд, регистра сигналов управ20 -ления, элементов И второй, шестой, , седьмой и восьмой групп, четвертый сыход регистра микрокоманд является выходом устройства, выход регистра адреса внешних микрокоманд является

ней памяти микропрограмм, а управляющие входы регистра сигналов управления являются входами внешних микропрограмм устройства.

Источники информации, принятые во внимание при экспертизе

2. Электроника h 6, 197, с. 50-57 (прототип). группы и с вторыми выходами регист ра сигналов управления, третий выход которого.соединен с вторыми входами элементов И шестой группы и с первыми входами элементов И седьмой группы, выходами соединенных с четвертыми входами элементов HJW второй группы, первые входы элементов И восьмой группы соединены с выходами элементов ИЛИ второй группы, а выхоадресным выходом устройства для внеш