Микропроцессор Советский патент 1982 года по МПК G06F15/00 

(54) МИКРОПРОЦЕССОР

1

Настоящее изобретение относится к вычислительной технике и может быть использовано при построении процессоров ЭВМ различных классов и, в частности, микррпрограммируемых эмулирующих, одHt кристальных микропроцессоров.

Известны микропрограммные устройства управления, построенные с использованием матрицы памяти микропрограмм и содержащие регистр адреса микрокоманд, матри- ц цу памяти, регистр микрокоманд и дещи4 ратор микрокоманд i.

В качестве памяти микропрограмм используется обычно пассивное запоминак щее устройство или программируемая ло- j5 гическая матрица.

Известны также микропрограммные устройства управоения, использующие для хранения микропрор(рамм две матрицы памяти 2.20

Недостатком указанных устройств я&ляется большой объем памяти микропрограмм при реализации достаточно мощной системы команд.

Наиболее близким к предлагаемому является однокристальный микропроцессор, содержащий постоянное запоминающее устройство с управляющей микропрограммой, регистр команд, арифметико-логический узел, регистры, первую группу элементов И, регистр адреса микрокоманд, матрицу памяти, регистр микрокоманд, дешифратор микрокоманд, входную информационную шину процессора, шину условий, щину адреса микрокоманд, выходную щину процеосора..

Микропроцессор работает следующим образом.

Иа внешней памяти поступает управляющее слово (команда), которое через информационную шину передается в регистр команд. По содержимому регистра команд с помощью первой группы элементов И через щину адреса микрокоманд в регистре формируется начальный адрес микропрограммы, соответствующий принятой команде. В соответствии с этим адресом из матрицы памяти в регистр выбирается микрокоманда, операционная часть которой расшифровывается деигафра- тором микрокоманд. При линейной последовательности микрокоманд часть слова микрокоманды из регистра по связи и шине передается в регистр и определяет адрес следующей микрокоманды. При вет& лении в микрокоманде адрес следующей микрокоманды формируется на шине, например, логическим р юженкем кодов условий ветвления, проходящих через пер вую группу элементов И и адреса, указан ного в текущей микрокоманде. На инфор мационные входы первой группы элеменгтов И поступают сигналы внешних услови со входа, код команды с регистра, интер претируемый как начальный адрес соответствующей микропрограммы, и признаки результата выполнения арифметико-логических операций с выхода арифметикологического устройства. На управляющие входы первой группы элементов И поступают микроприказы с выходов дешифратора микрокоманд. После выполнения микропрограммы в регистре устанавливается адрес микрокоманды, формирующей микроприказы чтения из внешней памяти следующей коман ды и начала HHfepnpeTamra ее кода з . Недостатками iiaaecTHoro устройства являются большой объем матрицы памяти микропрограммы и ограниченные функциональные возможности, заключающиеся в том, что устройство реализует лишь набо микропрограмм, существенно ограниченны объемом матрицы памяти и недостоточное быстродействие. Целью изобретения является повышени быстродействия. Поставленная цель достигается тем, что в микропроцессор введены счетчикрегистр адреса внешних микрокоманд, per гистр внешних микрокоманд, вторая группа элементов И, третья группа элементов И, дешифратор внешних микрокоманд, общий дешифратор, четвертая группа элементов И, пятая группа элементов И, первая и вторая группа элементов ИЛИ, шестая группа элементов И, причем первая группа входов счетчика-регистра адре са внешних макрокоманд подключена к вы ходам элементов И четвертой группы, вто рая группа входов подключена к выходам элементов И второй группы, а третья группа входов счетчика-регистра адреса внешних микрокоманд и первые входы элементов И пятой группы подключены к первой группе выходов дополнительных ми микроприказов регистра микрокоманд, а ВЫХОДЫ счетчика-регистра адреса внешних микрокоманд подключены к многоразрядному инфрр 1ационному выходу микропр1 цессора, группа входов регистра внещних микрокоманд подключена к информационным входам микропроцессора, первая группа выходов регистра внешних микрокоманд подключена к первым входам элементов И второй и третьей групп,, вторая группа выходов регистра внешних микрокоманд подключена ко вторым входам элементов И пятой группы, вторые входы элементов И второй группъ подключены к второй группе выходов дополнительных микроприказов регистра микрокоманд, вторые входы элементов И третьей группы подключены к третьей группе выходов дополнительных микроприказов регистра микрокоманд, четвертая группа выходов дополнительных микроприказов регистра микрокоманд подключена ко вторым входам элементов И четвертой группы, выходы элементов И третьей группы подключе нъ1 ко входам дешифратора внешних микрокоманд и к первой группе входов общего дешифратора, выходы дешифратора внешних микрокоманд подключены к первым входам элементов ИЛИ первой группы, вторые входы которых подключены к выходам общего дешифратора, а третьи входы подключены к выходам дешифратора микрокоманд, первые выходы элементов ИЛИ гервой группы подключены ко вторым входам соответствующих. элементов И первой группы, а вторая группа выходов является выходами основных микроприказов микропроцессора, выходы элементов И первой группы подключены к первым входам элементов ИЛИ второй группы, выходы которых подключены к первой группе входов элементов И шестой группы, вторые входы элементов И шестой группы подключены к пятой группе выходов регистра шестой группы И, а также выходы элементов И пятой руппы через шину адреса микрокоманд подключены ко входам регистра адреса микрокоманд и ко вторым входам элементов И третьей группы, шестая группа выходов регистра микрокоманд подключена ко входам дешифратора микрокоманд и ко второй группе входов общего дешифратора микропроцессора. На чертеже изображена схема предлагаемого устройства. Схема включает регистр команд 1, ари4метико- огическое устройство 2, регистры 3, первую группу элементов И 4, регистр адреса микрокоманд 5, матрицу памяти 6, регистр микрокоманд 7, дешиф ратор микрокоманд 8, входную информационную шину микропроцессора 9, шину условий микропроцессора 10, шину адреса микрокоманд 11, информационную выходную шину микропроцессора 12, вход сигналов прерывания и другтсс внешних условий микропроцессора 13, связь реги ра микрокоманд с шестой группой элемен тов И 14, счетчик-регистр адреса внешних микрокоманд 15, регистр внешних микрокоманд 16, первую группу элементов ИЛИ 17, вторую группу элементов И 18, третью группу элементов И 19, дешифратор внешних микрокоманд 20, общий дешифратор 21, четвертую группу элементов И 22, пятую группу элементов И 23, выходы микроприказов 24, 25-28 - первая, вторая, третья и четве тая группы выходов дополнительных микр приказов, соответственно, вторую группу элементов ИЛИ 29 - шестую группу элементов И ЗО. Входы регистра адреса микрокоманд 5 шиной адреса микрокоманд 11, соединены с выходами четвертой группы элементов И 22 второй группы элементов ИЛИ 29, а выходы подключены ко входам матрицы памяти 6, -выходы которой подключены к входам регистра микрокоманд 7 . Информационные входы регистра команд 1, арифметико-логического устройства 2, общих регистров 3 и регистра внешних микрокоманд 16 подключены к входной информационной шине микропро цессора 9, выходы регистров 3 арифметико-логического устройства 2, счетчика-регистра адреса внешних микрокоманд 15 подключены к информационнойj выходной шине микропроцессора 12. / Первые выходы регистра внешних мик рокоманд 16 подключены к первым группам входов второй грутшь элементов И 1 К третьей группы элементов И 19, вторая группа выходов подключена ко входам пятой группы элементов И 23. .. Вход сигналов прерываний и других внешних условий микропроцессора 13, а также выходы регистра команд 1, арифм тико-логического устройства 2, через шину условий микропроцессора подключены к первым входам первой группы элементов И 4, выходы которых через вторую группу элементов ИЛИ 29 подключены к первой группе входов шестой группы элементов И ЗО, вторая группа входов которой подключена к пятой группе выходов регистра микрокоманд 7, а выход шестой группы элементов И 30 И пятой группы элементов и 23 через шину адреса микрокоманд il подключены ко входам регистра адреса микрокоманд 5, и ко вторым входам четвертой группы элементов И 23, выход которого через памяти 6 подключен ко входу регистра микрокоманд 7, шестая группа вь1ходов регистра микрокоманд 7 подключена ко входам дешифратора микрокоманд к ко второй группе входов общего дешифратора 21, первая группа входов которого подключена к выходам третьей группы элементов И 19 и ко входам дешифратора внешних микрокоманд 2О, а выход общего дешифратора 2О подключен ко второй группе входов первой группы элементов ИЛИ 17, первая группа выходов первой группы злементов ИЛИ 17 подключена к выходг ;м дешифратора внешних микpoкo aнд iilO, а третья группа входов подключена к выходам дешифратора микрокоманд 8, пер-, вая группа выходов первой группы элементов ИЛИ 17 подключена ко второй , группе входов первой группы элементов И 4, а вторая группа выходов являет ся основными микроприкааами 24, первая . группа выходов дополнительных миАроприказов 25 регистра микрокоманд 7 подключена к первым входам пятой группы элементов И 23 и к третьей группе вхо-. дов счетчика-регистра адреса внешних микрокоманд 15, вторая группа выходов дополнительных микроприказов 26 регистра микрокоманд 7 подключена ко второй группе входов второй группы элементов И 18, третья группа выходов дополтггельных микроприказов 27 регистра микрокоманд 7 подключена ко второй группе входов третьей группы элементов И 19, четвертая группа выходов дополнительных микроприказов 28 подключена к первым входам четвертой группы элементов И 22, выходы четвертой группы элементов И 22 подключены к первой группе входов счетчика-регистра адреса внешних микрокоманд 15, вторая группа входов которого подключена к выходам второй грушш элементов И 18. Схема работает следуюцим образом. В матрице памяти 6 хранятся внутренние микропрограммы, реализующие, напpiDviep, основную систему команд процессора либо ее подмножество. Состав этой системы команд или ее подмножества выбирается исходя из функциональных тре- бований, предъявляемых к процессору и технологических организаций. Микропрограммы, хранящиеся во внешней памяти, реализуют команды, допол- ; Н1пощие основное подмножество системы команд процессора до полнрго или представляющие собой самостоятельную и отличную от основной систему команд. Микрокоманды микропрограмм дополнительных команд эмулируются (выполняются) с помощью микропрогр)аммы, хранящейся в матрице памяти 6. Множество внутренних и множество внешних микрокоманд имеют общий базис микроприказов, соответствующий структуре и функционированию процессора. По внешнему сигналу в регистрах 5 и 15 устанавливаются начальные адреса, регистр 16 в нулгвое состояние. По начальному коду регистра 5 (в общем случае отличному от нулевого) с выходов матрицы 6 снимается и записывается в регистр 7 код микрокоманды, который затем расшифровывается дешифратором 8 и 21 и реализует чтение из внешней памяти и интерпре гашпо кома 1ады. Микрокоманда на регистре 7 состоит из опереционной и адресной частей. Операционная часть представляет собой совокупность независимо закодированных полей основанных и дополнительных микроприказов, первые из которых декодируются дешифраторами 8 и 21. | Дешифратор дополнительных микроприказов на чертеже не показан. Дополнительные микроприказы в микрокомандах, реализующих основные команды процессора, не выра.батываются. Адресная часть (поле) содержит код адреса следующей микрокоманды или базовый адрес группы следующик микрокоманд, В соответствии с основными микрстри казами читается из внешней памяти.и записывается в регистр 1 код команды. Микроприказы условий с выходов элемен тов ИЛИ 17 открьтают соответствующие элементы И первой группы 4, Адрес следующей микрокома.нды форми руется на элементах ИЛИ 29 и элемени тах И ЗО, например, логическим сложением разрядов команды, прошедших через открытые элементы И 4 и элементы ИЛИ 29 и кода базового с выходов 14 регистра микроксжланд 7. Сформированный адрес записывается в регистр 5 и является адресом первой внут ренней микрокоманды исполнительной части одной КЗ основных команд, адресом вщгтренней микрокоманды интерпретирук щей виещнюю микрокоманду или адресом микрокоманды, продолжающей интерпретацию команды. После,окончания интерпретации команды устройство переходит к выполнению внутренней микропрограммы, содержащейся в матрице памяти 6 исполнительной части одной из основных команд либо к выполнению микропрограммы, записанной во внеш.ней памяти. При выполнении внутренней микропрограммы исполнительной части одной из основных команд работа устройства по существу не отличается от работы из- вестных микропрограммных устройств управления и происходит аналогично описанной при интерпретации команды. При переходе к выполнению кс данды интерпретации внешней микрокоманды в регистре адреса 5 устанавливается нулевой код адреса, в соответствии с которым в регистр 7 записывается код микрокоманды, содержащей базовый адрес группы следующих микрокоманд, основные микроприказы и дополнительный микроприказ 25. В соответствии с основными микроприказами выполняется чтение внешней микрокоманда из внешней памяти по адресу, указанному на.регистре 15, и запись ее в регистр внешних микрокоманд 16, Микроприказ на выходе 25 увеличивает содержимое счетчика-регистра 15, например, на единицу младшего разряда и открывает элементы И 23. Адрес следующей микрокоманды формируется из адреса, содержащегося в текущей микрокоманде, и кода внешней микрокоманды, поступающих на шину адреса микрокоманд 11 из регистра микрокоманд 7с выходов 14 и вто1л 1х выко дов регистра внешних микрокетл нд 16 и записывается в регистр 5. Таким образом, в зависимости от кода внешней микрокомакды осуществляется переход к выполнению одной из внешивх микрокоманд. Внешние микропрограммы запись1вают ся в языке внешшое микрокоманд эмулируемых внутренними микрокомандами, содержащимися в матрице; памяти 6. Если на регистр 16 принята микрокоманда выполнить с помощью соответствующей внутренней микрокоманды осуществляется выполнение микроприказов, код которых содержится в соответствующем поле этой микрокоманды. В соответствии с кодом регистра 5 из матрицы памяти 6 выбирается и принимается в регистр 7 микрокоманда, содержащая нулевой адрес следующей микрокоманды и микроприкаа 27 открывающий элементы И 19.

При этом код микроприказов с первых выходов регистра 16 проходит через OTW крытые элементы И 19, декодируется дешифратором 20 и 21 и, пройдя через элементы ИЛИ 17, поступает на соответствующие управляющие входы схем процессора, вызывая выполнение внешней микрокс 1анды выполнить. Микроприка- зы условий микрокоманда выполнить не фо1ыирует. Если в регистр 16 принята микрокоманда условный переход. Соот ветственно внешней микрокоманде условный переход с помощью внутренней мвк- рокоманды осуществляется ветвление во внешней микропрограмме формированием соответствующего адреса в счетчике- гистре 15.

В соответствии с кодом регистра 5 из матрицы памяти 6 выбирается и принимается в регистр 7 микрокоманда, содержащая нулевой адрес следующей микрокоманды и дополнительные микроприказы 28 и 27. Микроприказ 27 открывает эле менты И 19, разрешая дешифрацию операционного поля внешней микрокоманды условный Переход и формирование соответствующих микроприказов, в том числе микроприказов условий. Признаки условий, прошедшие перед иыборочно открытую перовую группу ,элементов И 4 и через открытые элементы И 22, впига.1ваются в соответствующие разр5ШЫ счетчика-регистра адреса внешних микрокоманд 15. В регистр адреса микрокоманд 5 с выходов 14 регисягра микрокоманд 7 записывается нулевой код. Если на регистр 16 принята внешняя микрокс 1анда безусловный переход первого типа, то согласно этой микрокомавде с пгалощью внутренней микрокомандь осуществляется бвзусло&ный переход во внешней микропрограмме формированием в регистре 15 адреса микрокомащцл, к которой осуществляется б&зусловный переход и затем всхэврат с коде. регистра 5 из матрицы памяти 6 выбирается и принимается в регистр 7 микраксллата, содержащая нулевой код адреса следующей микрокоманды и дополнительный микроприказ на выходе 26, открывающий эпемеаты И 18. Пройдя ч&рез открытые элементы И 18, код со вторых выходов регистра 16 записывает ся в i счетчик-регистр адреса внешних микрокоманд 15, т. е. в регистре 15 фор мируётся адрес, указанный в пояе внешией микрокоманды безусловный переход первого типа. Нулевой код адреса следующей микрокоманды с выходов 14 регистра 7 записывается в регистр 5.

Если на регистр 16 принята внещняя микрокоманда безусловный переход второго типа. Согласно этой микроксма де с помощью внутренней микрокоманды осуществляется безусловный переход во внешней микропрограмме и переход к выполнению интерпретации команды. Эта микрокоманда используется после -выполнения внешней микропрограммы и означает возврат к выполнению внутренней микропрограммы.

В соответствии с кодом регистра 5 из матрицы памяти 6 выбирается и зап№сывается в регистр 7 микрокоманда, содержащая код адреса первой микрокоманды блока 1 и дополнительный микроприказ 26. Под действием микроприказа на выходе 26 содержимое поля микрокоманды безуслоЕ5НЫй переход второго типа с первых выходов регистра 16 проходит ч&рез элементы И 18 и записывается в регистр 15. Код адреса с выходов 14 регистра 7 записывается в регистр 5, и устройство управления переходит к выполнению интерпретации команды.

Функциональные (возможности микро- программируемого микропроцессора рас ширены за счет структурно- икропрограммной реализации .наравне с внутренним микропрограммированием внешнего микропрограммирования. Внутренняя микропрограмма, кроме реализаций основной системы кгаланд, с помощью структурных средств интерпретирует внешние микрокоманды и реализует взаимодействие внутреннего и внешнего микропрограммирования. Положительный эффект достигнут за счет i введения в устройство счетчикарегистра адреса внешних микрокомавд 15 рк истра внешних мшсрокоманд 16, эломектов ИЛИ 17, децга4фаторов 20 и 21, элементов И 18, 19, 22 и 23 и оригинальных связей между узлами.

Использование этого устройства позволяет в предельном случае полностью исключить из матрицы памяти 6 микропрограму системы команд, оставив в ней лишь вспгалогательные микрокоманды, обеспечивающие использование внешнего микрохпрограммирования.

При другюл: варианте, когда в матрице памяти 6 содержится микропрограмма базовой системы команд, описанное устройство позволяет использовать внешнее микропрограммирование наравне с внут ренним, не I предъявляя к последнему существенных требований и предоставляя возможность расширять систему команд вне зависимости от ограничений на объем матрицы памяти 6 мтшропрограммируемог микропроцессора, Одновременное использование внутреннего и внешнего микропрограммирования при проектировании микропроцессора служит цепям повышения его производительности на заданнсзм классе задач, благодаря реализации с помощью внутренних микропрограмм, как более быстроfleftcTBjTom t, команд с наибольшей частотой встречаемости в программах, а редко встречающихся - с помощью внешних микропрограмм. Формула изобретения Микропроцессор, содержащий регистр команд, ари(}метико-логическое устройство, блок регистров, регистр адреса микро кслданд, матрицу памяти, регистр микроксядаид, первую группу элементов И, дешифратор микрокоманд, причем входы . регистра команд, арифметико-логического устройства и блока регистров подключены к входной шине микропроцессора, выходы арифметико-логического устройства и блока жгистров подключены к информационному выходу микропроцессора, выкоды арифметико-логического устройства, выходы регистра команд и первые входы элементов И первой группы подключены к шине условий микропроцессора, выход регистра адреса микрокоманд через Marp цу памяти подключен к входу регистра микрокоманд, от ли чающийся тем, что, с целью увеличения быстродействия, в него введены счетчик-регистр адреса внешних микрокоманд, ре гистр внешних микрокоманд, вторая группа элементов И, третья группа элементов И, дешифратор внешних микрокоманд, общий дешифратор, четвертая группа элементов И, пятая группа элементов И, nep вая и вторая груптаы элементов ИЛИ, шестая группа элементов И, причем группа входов счетчика-регистра адраса внешних микрокоманд подключена к выходам элементов И четвертой группы, вторая группа входов подключена к выходам элементов И второй группы, а третья группа входов счетчика-регистра адресов BHeiuijHx микрокоманд и первые входы элементов И пятой группы подклкь чены к первой группе выходов дополнительных микроприказов регистра микрокоманд, а выходы счетчика-регистра адр са внешних микрокоманд подключены к многоразрядному информационному выходу микропроцессора, группа выходоврегистра внешних микрокоманд- подключена к информационным входам микропроцессора, первая группа выходов регистра внешних микрокоманд подключена к первым входам элементов И второй и третьей групп, вторая группа выходов регистра внешних микрокоманд подключена к вторым входам элементов И пятой группы, вторые входа элементов И второй группы подключены к второй группе выходов дополнительных микроприказов регистра .микрокоманд, вторые элементы И третьей группы подключены к третьей группе выходов дополнительных микроприказов регистра микрокоманд, четвертая группа выходов дополнительных микропри казов регистра микрокоманд подключена к вторым входам элемет-ов И четвертой группы, выходы элементов И третьей группы подключены к входам дешифратора внешних микрокоманд и к первой группе (ВХОДОВ общего дешифратрра, выходы дешифратора внешних микрокоманд подключены к первым входам элементов ИЛИ первой группы, вторые входы которых подключены к выходам общего дешифратора, а третьи входы подключены к выходам дешифратора микроксманд, первая группа выходов элементов ИЛИ первой группы подключена к вторым входам элементов И первой группы, вторая группа выходов элементов ИЛИ первой группы является выходами основных микроприказов микропроцессора, выходы элементов И первой группы подключены к Первым входам элементов ИЛИ второй группы, выходы которых подключены к. первым входам шестой группы, BTojbie входы элементов И шестой группы подключены к пятой группе выходов регистра микрокоманд, выходы элементов И шестой группы и выходы элементов И пятой группы, через шину адреса микрокоманд подключены к входам регистра адреса микрокоманд и к второй группе входов элементов И четвертой группы, шестая группа выходов регистра микрокгалавд подключена к входам дешифратора микрокоманд и к второй группе входов общего дешифратора. Источники информации, принятые во внимание при экспертизе 1.О равочник поцифровой вычислительной техникеТехника ,К.,1974,с.241-245. 2.Хассон С. Микрсэтрограммное управление, вьш.1, Мир.М., 1973, с. 43. 3.Электроника № 6, 1974, с. 50-57 (прототип).

11