Устройство для опроса источников дискретных сообщений Советский патент 1982 года по МПК G06F3/04 

1

Изобретение относитея к вычислительной технике и предназначено для ввода информации в специализированные вычислители, в частности дискретных сигналов в процессоры.

Известно устройство для опроса источников дискретных сообщений, которое содер хит счетчик адресов сооб цeни 1, выполненный в виде кольцевого ,о сдвигового регистра, состоящего из RS триггерев, связанных между собой через вентили, к запрещающим входам которых подключены источники дискретных сообщений, причем связи от конца 15 сдвигового регистра к его началу перекращены таким образом, что при единичном состоянии конечного триггера и открытых вентилях на входы начального триггера подаются сигналы, уста-20 навливающие его в нулевое состояние, а также содержит коммутатор сообщений в виде набора элементов И, на входы которых подключены разноимен ные выходы от двух соседних триггеров СП.

В этом устройстве при отсутствии сигналов на выходах источников сообщений все вентили, включенные между RS-триггерами, открыты и в счетчике адресов циркулирует волна переключений, скорость которой определяется лишь быстротой переключений триггеров и вентилей. При появлении сигнала на одном из источников дискретных сообщений вентиль, к которому подключен источник, запирается, и волна переключений прекращается. При этом на выходе элемента И, соответствующего появившемуся сообщению, формируется сигнал прерывания. Высокая скорость волны переключений в данном устройстве исключает возможность пропуска сигналов, приходящих от источников сообщений в разное время , однако при появлении нескольких сообщений одновременно, за время обработки одного сообщения, пока волна переключений 3 955 остановлена, второй сигнал в случае его кратковременности может быть пропущен. Кроме того, при циркуляции волны переключений на выходе устройст ва могут появляться кратковременные паразитные импульсы из-за явления гонок вследствие неодновременного переключения вентилей в схеме даже при от сутствии сигналов в .источниках сообщений, что может привести к ложным срабатываниям процессора. Таким образом, устройство обладает низкой надежностью. Наиболее близким к предлагаемому является устройство для опроса истомНИКОВ дискретных сообщений, содержащее счетчик адресов сообщений, выполненный в виде кольцевого сдвигового регистра, состоящего из RS-триггеров, связанн э1х между собой через вентили, к запрещающим входам которых подключены источники дискретных сообщений, причем связи от конца сдвигового регистра к его началу перекрещены таким образом, что при единичном состоянии конечного триггера и открытых вентилях на входы начального триггера подаются сигналы, устанавливающие его 3 нулевое состояние, а также содержит коммутатор сообщений в виде набора элементов Н, на входы которых подключены разноименные выходы от двух соседних триггеров, и выход соответстзукяцего источника сообщений 2. В известном устройстве при отсутст вии сигналов на выходе источников дискретных сообщений все вентили, включенные между RS-триггерами, открыты, все элементы И заблокированы нулевыми сигналами от источников сообщений и в счетчике адресов циркулирует волна переключений, однако б отличие от последнего при этом на выходах элементов И не возникает никаких даже кратковременных импульсов, так как они заблокированы нулевыми сигналами от источников сигналов. Таким об разом, в известном устройстве счетчик адресов ЯЕ|Ляется одновременно и генератором тактирующих импульсов опроса источников дискретных сообщений. При появлении сигнала в одноь из источников сообщений вентиль, к которому подключен источник сообщений, запирается, прекращается волна переключений и на выходе соответствующег элемента И формируется сигнал прерыв иия, который может быть использован в процессоре для запуска программы обработки появившегося дискретного сообщения, В известном устройстве при появлении двух или нескольких дискретных сообщений одновременно или в близкие моменты времени при условии, что некоторые из дискретных сообщений приходят в виде кратковременных сигналов, за время обработки одного дискретного сообщения, пока волна переключений остановлена, другие сообщения могут быть пропущены. Таким образом, известное устройство опроса источников дискретных сообщений обладает весьма низкой надежностью. Цель изобретения - повышение надежности устройства путем исключения пропуска кратковременных сигналов дискретных сообщений. Поставленная цель достигается тем, что в устройство, содержащее генератор тактирующих импульсов, счетчик адресов, подключенный к первому коммутатору, введены блок оперативной памяти, первый и второй D-триггеры, инвертор, генератор одиночных импуль-. сов, первый, второй и третий элементы И, первый и второй элементы ИЛИ, второй и третий коммутаторы, причем адресный вход блока оперативной памяти соединен с адресным входом первого коммутатора и является информационным выходом устройства, выход первого коммутатора подключен к rtep вому входу первого элемента И и к перврму входу третьего коммутатора, второй вход которого соединен с вторым входом первого элемента И и подключен к первому выходу блока оперативной памяти, а выход третьего коммутатора связан через первый О-триггер с первым входом блока оперативной памяти, выход первого элемента И подключен к первому входу элемента ИЛИ и к первому входу второго элемента И, второй вход которого соединен с первым входом третьего элемента И и подключен к второму выходу блока оперативной памяти, который является сигнальным выходом устройства, выход второго элемента И подключен к второму входу первого элемента ИЛИ, выход которого через последовательно включенные второй элемент ИЛИ и второй D-триггер, соединен с вторым входом блока оперативной памяти, выход генератора тактирующих импульсов подключен к синхронизирующим входам первого и второго D-триггеров, к первому входу второго коммутатора и к второму входу третье элемента И, выход которого подключен к второму входу второго коммутатора, выход которого подключен к счетному входу счетчика адресов, третьи входы второго и третьего коммутаторов соединены с вторым входом второго элемента ИЛИ и подключены к выходу инвертора, вход которого соединен с че вертыми входами второго и третьего коммутаторов, с входом генератора.од ночных импульсов и. является управляющим входом устройства, а выход гене ратора одиночных импульсов соединен входом начальной установки счетчика адресов. На фиг. 1 показана структурная сх ма предлагаемого устройства; на фиг. временная диаграмма для двух режимов его работы. Устройство содержит генератор 1 тактирующих импульсов, второй коммутатор 2, элемент И 3, счетчик 4 адресов дискретных сообщений, блок 5 оперативной памяти, первый коммутатор 6, третий коммутатор 7, первый 0 триггер 8, первый элемент И 9 вто рой элемент И 10, первый элемент ИЛИ 11, второй элемент ИЛИ 12, второй D-триггер 13, управляющую шику I ;инвертор 15,. генератор 16 одиночных импульсов. Устройство работает следующим образом. Сигнал источника имеет единичное значение или нулевое (при отсутствии сообщения). При поступлении на управляющую шину Ц низкого потенциала, например, от процессора, единичный сигнал с выхода инвертора 15 открывает коммутаторы 2 и 7 по их первым входам и открывает элемент ИЛИ 12. При этом тактирующие импульсы от генератора 1 через коммутатор 2 поступают на счет чик , который в процессе счета тактирующих импульсов с помощью коммутатора .6 сообщений поочередно передает сигналы от источников дискретных сообщений на вход элемента И 9 и через коммутатор 7 - на вход D-триггера 8, куда сигнал записывается тaктиpyющй f импульсом от генератора 1, а затем переписывается в первый разряд блока 5. Таким образом, за один цикл опроса источников дискретных сообщений сигналы от всех источников будут .записаны в первый разряд соответст.вующих ячеек блока 5, адреса которых. 9 56 формируемые счетчиком k, совпадают с адресами источников дискретных сообщений. RO всех последующих циклах опроса источников дискретных сообщений одновременно с поступлением си|- нала от очередного источника через коммутатор 6 сообщений на прямой вход элемента И 9 на его инверсный вход поступает с выхода первого разряда блока 5 значение этого же сигнала, зафиксированное в блоке 5 в предыдущем цикле опроса источников дискретных сообщений. В этом случае, если в предыдущем цикле опроса сигнал источника имел нулевое значение, а в текущем цикле имеет единичное значение, что свидетельствует о приходе соответствующего дискретного сообщения, то на выходе элемента И 9 формируется единичный сигнал, который через элемент ИЛИ 11 и вентиль 12 записывается а 0 триггер 13 под воздействием тактирующего импульса от генератора 1, а затем переписывается во второй разряд ячейки блока 5i адрес которой совпадает с адресом источника дискретных сообщений. В противном случае, если за время между двумя циклами опроса не возникает дискретного сообщения, на выходе элемента И 9 формируется нулевой сигнал открывающий элемент И 10. При этом значение сигнала, записанное во второй разряд ячейки ОЗУ 5 в предыдущем цикле опроса, с выхода второго разряда блока 5 через элементы И 10, ИЛИ 11 и вентиль 12 записывается в О-триггер 13, а затем переписывается во второй разряд той же ячейки бло ка 5. Таким образом, в процессе опроса источников дискретных сообщений во втором разряде ячеек блока 5, количество которых равно количеству источников дискретных сообщений, фиксируются факты появления дискретных сообщений на всех источниках. При поступлении на управляющую ину Ц высокого потейциала, наприер сигнала от процессора, свидетельтвующего о готовности процессора к бработке дискретных сообщений, сигал иины переключает коммутатоы 2 и 7 в состояние, пропускающее а выход коммутаторов сигналы с Ьтороо их входа и запирает элемент ИЛИ 12, результате чего на его выходе форируется нулевой сигнал. Одновремено под воздействием сигнала шины I енератор 16 одиночных импульсов фор795мирует импульс, устанавливающий счетчик а начальное состояние, после чего устройство переходит в режим опроса второго разряда ячеек блока 5. Тактирующие импульсы от генератора 1 поступают через элемент И 3 и коммутатор 2 на счетчик 4, который в процессе счета импульсов формирует пооче редно адреса ячеек блока 5. При этом с выхода первого разряда блока 5 сигнал считывается и через коммутатор 7 и О-триггер 8 вновь записывается в ту же ячейку. Сигнал с выхода второго разряда блока 5 поступает на сигнальный выход устройства и на инверсный вход элемента И 3, а на вход второго разряда блока 5 поступает нулевой сигнал с вентиля 12 через Ц-три гер 13. Так происходит до тех пор, пока на выходе второго разряда блока не появится первый единичный сигнал. Последний закрывает элемент И 3 и блокирует таким образом изменение адресов в счетчике , При этом на сигна ном и кодовом выходах устройства формируются соответственно единичный сиг нал наличия дискретного сообщения и его код. Указанные сигналы фиксируются 3 процессоре, из которого на ши. ну Н поступает низкий потенциал. При этом во второй разряд ячейки блока 5, в котором был/зафиксирован приход дискретного сообщения, записывается нулевой сигнал и устройство вновь пер ключается в режим опроса источников дискретных сообщений, изложенный выше Таким образом, время, в течение ко торого не производится опрос источников дискретных сообщений, складывается из времени счета счетчика k ют начального состояния до адреса первой ячейки блока 5,.в которой зафиксирова приход дискретного сообщения, и времени, необходимого для фиксации кода принятого дискретного сообщения в устройстве, подключенном к выходу пре лагаемого устройства, например процессоре. При высоком быстродействии, элементной базы это время может быть сравнительно малым, что гарантирует надежную фиксацию и обработку дискрет ных сообщений, представленных даже кратковременными импульсами. Эффективность изобретения высока при опросе большого числи источников дискретных сообщений, часть из которых представлена кратковременными оди ночными импульсами, возникающими в 58 произвольные моменты времени, так как предлагаемое устройство позволяет надежно зафиксировать в блоке 5, а затем последовательно йбработать дискретные сообщения, число которых определяется объемом памяти блока 5 и количеством входов коммутатора 6 сообщений. Формула изобретения Устройство для огфоса источников дискретных сообщений, содержащее генератор тактирующих импульсов, счетчик адресов, подключенный к первому коммутатору, отли чающееся тем, что, с целью повышения надежности устройства, в него введены блок опера тивной памяти, первый и второй D-триггеры, инвертор, генератор одиночных импульсов, первый, второй и третий элементы И, первый и второй элементы ИЛИ, второй и третий коммутаторы, адресный вход блока оперативной памяти соединены с адресным входом первого коммутатора и является информационным выходом устройства, выход первого коммутатора подключен к первому входу первого элемента И и к первому входу третьего коммутатора, второй вход которого соединен с вторым входом первого элемента И и подключен к первому выходу блока оперативной памяти, а выход третьего коммутатора связан через первый D-триггер с первым входом блока оперативной памяти, выход первого элемента И подключен к первому входу первого элемента ИЛИ и к первому входу второго элемента И, второй вход которого соединен с первым входом третьего элемента И и подключен к второму выходу блока оперативной памяти; который является сигнальным выходом устройства, выход второго элемента И подключен к второму входу первого элемента ИЛИ, выход которого через последовательно включенные второй элемент ИЛИ и второй D-триггер соединен с вторым входом блока оперативной памяти, выход генератора тактирующих импульсов подключен к синхронизирующим входам первого и второго О-триггеров, к первому входу второго коммутатора и к второму входу третьего элемента И, выход которого подключен к второму входу второго коммутатора, выход которого подключен к счетному входу счетчика адресов, третьи входы второ995го и третьего коммутаторов соединены с вторым входом второго элемента ИЛИ и подключены к выходу инвертора, вход которого соединен с четвертыми входами второго, и третьего коммутаторов, с входом генератора одиночных импульсов и является управляющим входом устройства, а выход генератора одиночных импульсов соединен с входом на510чальной установки счетчика адресов. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР N- , кл. G 06 F 3/Oi, 1975. 2.Авторское свидетельство СССР ff 69i857, кл, G 06 F З/Р, 1978 (прототип).

гп

3

( Управляющая там . , yempeuetnfa

От источников duciiptmt a teooifefwu

И

CutMOJt - Muuvue

- ouetipfmMOto coofeif

Ае/