Микропрограммное устройство управления Советский патент 1982 года по МПК G06F9/22 

Sl МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

1

Изобретение относится к вычислительной технике и может быть исполь.зовано в качестве управляющего устройства электронных вычислительных машин и систем.

Известно микропрограммное устройство управления,- содержащее блок памяти микрокоманд, регистр микро- . команд, регистр адреса микрокоманд 1.

Однако указанное устройство обладает низкими функциональными возмойсностями, обусловленными ограничением быстродействия при выполнении микропрограмм с ожидаемыми логическими условиями и избыточностью структуры.

Наиболее близким к предлагаемому по технической сущности и достигаемому эффекту является микропрограммное устройство управления, которое 20 содержит блок памяти микрокоманд, регистр микрокоманд, регистр адреса микрокоманд, формирователь адреса и схему конца ожидания {2 .

Недостатком известного устройства является низкое быстродействиеЦель изобретения - повышениебыстродействия.

Поставленная цель достигается тем, что в микропрограммное устройство управления, содержащее блок памяти микрокоманд, регистр микрокоманд, регистр адреса микрокоманд, формирователь адреса и узел конца ожидания, причем вход логических условий устройства соединен с первым входом Формирователя адреса, выкод которого соединен со входом регистра адреса микрокоманд, выход которого соединен с адресным входом блока памяти микрокоманд, выход которогр соединен со входом регистра микрокоманд, введены четыре блока элементов И буферный регистр, четыре элемента И и два триггера, причем выход первого блока элементов И является информационным выходом устройства, первые входы блоков элементов И соединены с соответствующими выходами регистра микрокоманд, вторые входы первого, второго и третьего блоков элементов И соединены с нулевым выходом первого триггера и с первыми входами первого, второго и третьего элементов И, выходы второго и третьего блоков элементов И соединены соответственно со вторым и третьим входами Формирователя адреса, выход второго блока элементов И соединен со вторым входом четвертого блока элементов И, выход которого соедине с первым входом буферного регистра, группа выходов которого соединена с первой группой входов узла конца ожидания, второй вход буферного регистра соединен с выходом третьего элемента И, второй вход которого со динен с выходом узла конца ожидания и нулевым входом первого триггера, единичный вход которого соединен с выходом четвертого элемента И, первый вход которого соединен с синхро низирующим входом устройства и вторым входом второго элемента И, второй .вход четвертого элемента И соед нен с выходом второго триггера, нул вой вход которого соединен с единич ным выходом первого триггера, едини ныи вход второго триггера соединен выходом первого элемента И, второй вход которого соединен со вторым вх дом четвертого блока элементов И, тактовый вход блока памяти ;микрокоманд соединен с выходом второго эле мента И, вторая группа входов узла конца ожидания соединена с разрезаю щими входами устройства. На фиг. 1 представлена функциона ная схема микропрограммного устройства управления; на фиг. 2 - фун циональная схема узла конца ожидания; на фиг. 3 - структурная схема формирователя адреса. Микропрограммное устройство управления (фиг. 1) содержит формирователь 1 адреса, регистр 2 адреса микрокоманд, блок 3 памяти микрокоманд, регистр А микрокоманд с пол 5 микрооперации, полем 6 ожидаемых логических условий, полем 7 модификации и полем 8 метки, блоки элемен тов И 9-12, буферный регистр 13, узел 1 t конца ожидания, элемент И 1 .триггер 16, элемент И триггер 18, элемент И 19, элемент И 20, вход 21 условий устройства, информационный выход 22 устройства, кодовый |вход 23 устройства и синхронизирующий вход 2k устройства. Узел конца ожидания (фиг. 2) держит группу элементов И 25 мент ИЛИ 26. Формирователь адреса (фиг. 3)содержит группу элементов ИЛИ 27, группу сумматоров 28 по модулю два. Формирователь 1 адреса (кодопреобразователь) предназначен для формирования адреса очередной микрокоманды в соответствии с содержимым поля 6 ожидаемых логических условий и поля 7 модификации регистра микрокоманд k и кодом операций, подаваемым со входа устройства 21. Регистр 2 адреса микрокоманд предназначен для хранения адреса микрокоманды, сформированного формироватег лем 1. Блок 3 памяти микрокоманд предназ начен для хранения и выдачи микрокоманд в регистр 4 в соответствии с адресом микрокоманды, записанным в регистре 2. Регистр 4 предназначен для хранения микрокоманды, считанной из блока 3 при этом в поле 5-микроопераций хранится код микроопераций, в поле ожидаемых логических условий код ожидаемых логических условии, необходимый для перехода х выполнению следующей микрокоманды, в поле 7 модификации - код модификации, позволяющий совместно с кодом ожидае мых логических условий образовать адрес следующей микрокоманды. Если в микрокоманде нет ожидаемых логических условий, то адрес следующей микрокоманды определяется непосредственно содержимым полей 6 и 7 регистра микрокоманд. Поле 8 метки регистра микрокоманд k позволяет фиксировать наличие ожидаемых логических условий в данной микрокоманде (например, путем записи в этом поле 1) или их отсутствие (например, путем записи в нем О). Блок элементов И 9 предназначен для выдачи кода микроопераций на выход 22 устройства только в том случае, если триггер 18 находится в нулевом состоянии. Блок элементов И 10,предназначен для выдачи кода ожидаемых логических условий в формирователь 1 адреса только в том случае, если триггер 18 находится в нулевом состоянии. Блок элементов И 11 предназначен для выдачи кода модификации в фор-: мирователь 1 адреса только в том слу чае, если триггер 18 находится в нулевом состоянии. Блок элементов И 12 предназначен для выдачи кода ожидаемых логических условий на вход буферногр регист ра 13 только в том случае, если в поле 8 метки записи информация о наличии ожидаемых логических условий в данной микрокоманде. Буферный регистр 13 предназначен для хранения кода ожидаемых логических условий.. Узел k конца ожидания предназначен для выдачи сигнала только в том случае, если на вторые входы 23 пос тупает информация о выполнении ожи даемого логического условия, код ко рого записан в буферном регистре 13 Вход 21 устройства предназначен для подачи в устройство кода операции. Выход 22 устройства предназначен для выдачи кодов микроопераций на управляемые объекты. Вход 23 устройства предназначен для подачи в устройство информации о выполнении ожидаемого логического условия. Синхронизирующий вход 2+ устройства предназначен для подачи в устройство тактовых импульсов. Группа элементов И 25 узла конца ожидания (фиг. 2) предназначена для выдачи сигналов на входы элемента ИЛИ 26 только в том случае если на первые входы узла конца ожи ния подается код данного ожидаемого логического условия из буферного ре гистру 13, а на вход устройства 23 поступает информация о выполнении этого же ожидаемого логического условия. Элемент ИЛИ 26 узла k конца ожи дания предназначен для выдачи сигна ла на выход узла Т конца ожидания только в тех случаях, когда группа элементов И 25 формирует хотя бы один сигнал на его выходах. Микропрограммное устройство упра ления работает следующим образом. В исходном состоянии все элементы памяти находятся в нулевом состоянии. Работа микропрограммного ус ройства управления начинается по приходу кода операции на его вход 21. В соответствии с этим кодом формировгИель V адреса выдает адрес первой микрокоманды на вход регистра адреса 2 микрокоманд. С регистра адреса 2 микрокоманд адрес выдается на первые входы блока 3 памяти. При поступлении на второй вход блока 3 тактового импульса из этого блока . считывается первая микрокоманда, которая поступает на вход регистра и запоминается в нем. Указанный тактовый импульс поступает с синхронизирующего входа устройства через элемент И 20, управляемый потенциальным сигналом с выхода триггера 18. Если в считываемой микрокоманде нет ожидаемых логических условий, то содержимое поля 5 микроопераций регистра k микрокоманд поступает на первый вход блока элементов И 9. При этом на второй вход блока элементов И 9 поступает сигнал с нулевого выхода второго триггера 18, поскольку в исходном состоянии триггер 18 находится в нулевом состоянии. Указанный потенциальный сигнал разрешает прохождение информации, записанной в поле 5 микроопераций регистра микрокоманд через блок элементов И 9. Таким образом, код микрооперации поступает на выходы 22 микропрограммного устройства управления на исполнение. Из поля 6 ожидаемых логических условий в регистре f микрокоманд соответствующая информация поступает на первый вход блока элементов И ПО. В то же время на второй вход блока элементов И 10 поступает потенциальный сигнал с нулевого выхода триггера 18, а поскольку последний находится в исходном состоянии, то этот сигнал разрешает прохождение информации, записанной в поле 6 ожидаемых логических условий регистра , через блок . элементов И 10. Указанная информация поступает при этом на вход формирователя 1 адреса и на второй вход блока элементов И 12. Из поля 7 модификации регистра k соответствующая информация поступает на первый вход блока элементов И 11. Одновременно на второй вход этого блока элементов И поступает потенциальный сигнал с нулевого выхода триггера 18. Этот сигнал разрешает прохождение информации из поля 7 модификации регистра через блок элементов И 11 на вход формирователя 1 адреса.. Ввиду того, что рассматривается режим работы микропрограммного устройства управления, когда считывавмые микрокоманды не содержат ожидае мых логический условий, то в поле 8 метки регистра k отсутствует признак наличия в данной микрокоманде ожидаемых логический условий (едини ца). Вследствие этого через блок элементов И 12 на буферный регистр 13 информация с поля 6 ожидаемых логических условий регистра не проходит. Кроме того, и на второй вход элемента И 15 с поля 8 метки регистра информационный сигнал, (единица) также не подается. формирователь 1 адреса на основе информации, поступающей на его входы, вырабатывает адрес следующей микрокоманды. Процесс обработки в устройстве сформированного адреса идентичен рассмотренному до тех пор пока не будет считана микрокоманда, содержащая ожидаемые логические условия. В этом случае в поле 8 метки .регистра Ц содержится признак наличия ожидаемых логических условий (единица). При этом наряду с описанным процессом обработки информа ции в микропрограммном устройстве управления дополнительно реализуется следующее. Единица, содержащаяся в поле 8 метки регистра микрокоманд k, посту пает на первый вход блока элементов И 12, тем самым разрешая прохождени кода ожидаемых логических условий с выхода блока элементов И 10 на первы вход буферного регистра 13- С буфе ного регистра 13 информация ожидаемых логических условиях выдается на вход узла 1 конца ожидаемых. При эт.ом на выходе узла 14 конца ожидаемых не будет формироваться сигнал до тех пор, пока на его второй вход не поступит информация о выполнении )данного ожидаемого логического условия со входа 23Кроме того, наличие в поле 8 метки регистра k единицы обуславливает появление на выходе элемента И 15 управляющего си-нала, так как триг тер 18 находится в нулевом состоянии Указанный управляющий сигнал устанавливает триггер 16 в единичное состояние. При этом на выходе триггера 16 формируется разрешающий сигнал , поступающий на первый вход элемента И 17. Наличие этого сигнала разрешает прохождение через элемент И 17 тактовых импульсов, поступающих с синхронизирующего входа 2 микропрограммного устройства управления. По приходу тактового импульса второй элемент И 17 выдает сигнал на единичный вход триггера 18 и устанавливает pro в единичное состояние. Пока тактовый импульс пройдет элемент И 17 1 установит триггер 18 в единичное состояние, он поступит на тактовый вход блока 3 через элемент И 20. Тем самым из блока 3 инициируется считывание очередной микрокоманды. После перехода триггера 18 в единичное состояние на его нулевом выходе прекращает формироваться разрешающий сигнал, подававшийся ранее на вторые входы блоков элементов И соответственно и на первые входы элементов И 15-20. Одновременно на единичном выходе триггера 18 . вырабатывается сигнал, устанавливающий триггер 16 в нулевое состояние. Таким образом,информация о следующей микрокоманде, содержащаяся на регистре микрокоманд, через блоки элементов И не проходит. Кроме того, отсутствие потенциального сигнала на втором выходе триггера 18 запрещает прохождение тактовых импульсов через элемент И 20 на тактовый вход блока 3. Тем самым запрещается считывание следующей микрокоманды. С приходом на второй вход узла 1 конца ожидания информации о выполнении данного ожидаемого логического условия на его выходе формируется сигнал. Этот сигнал устанавливает триггер 18 в нулевое состояние, а с появлением потенциального сигнала на нулевом выходе триггера 18 через элемент И 19 обнуляет буферный регистр 13. Таким образом, следующая микрокоманда, хранящаяся в регистре k микрокоманд, начинает обрабатываться согласно алгоритму, изложенному Таким образом, быстродействие, а следовательно, экономичность предлагдемого устройства повышается.за счет совмещения операции обработки поступающих логических условий и считывания очередной микрокоманды из бло ка памяти. 9. Формула изобретения Микропрограммное устройство управления, содержащее блок памяти микрокоманд, регистр микрокоманд, регистр адреса микрокоманд, формиро ватель адреса и узел конца ожидания причем вход логических условий устройства соединен с первым входом формирователя адреса, выход которого соединен со входом регистра адре микрокоманд, выход которого соедине с адресным входом блока .памяти микр команд, . выход которого соединен со входом регистра микрокоманд, отличающееся тем, что, с це лью -овышения быстродействия, оно содержит четыре блока элементов И, буферный регистр, четыре элемента И и два триггера, причем вход первого блока элементов И является информационным выходом устройства, первые входы блоков элементов И соединены с соответствующими входами регистра микрокоманд, вторые входы первого, второго и третьего элементов И соединены с нулевым выходом первого триггера и первыми входами первого, второго и третьего элементов И, выходы второго и третьего блоков элементов И соединены соответственно с вторым и третьим входами формироват ля адреса, выход второго блока элементов И соединен со вторым входом четвертого блока элементов И, выаУг/г. / 5710 ход которого соединен с первым входам буферного регистра, группа выходов которого соединена с первой группой входов узла конца ожидания, второй вход буферного регистра соединен с выходом третьего элемента И, второй вход которого соединен с выходом узла конца ожидания и нулевым входом первого триггера, единичный вход которого соединен с четвертого элемента И, первый вход которого соединен с синхронизирующим входом устройства и вторым входом второго элемента И, второй вход четвертого элемента И соединен с выходом вторрго триггера, нулевой вход которого соединение единичным выходом первого триггера, единичный вход второго триггера хоединек с выходом первого элемента И, второй вход которого соединен со вторым входом четвертого блока элементов И, тактовый вход блока памяти микрокоманд соединен с выходом второго элемента И, вторая группа входов узла конца ожидания соединена с разрешающими входами устройства. Источники информации, принятые во внимание при экспертизе 1.Авторскоесвидетельство СССР WU331387, кл. G06 F 9/22, 1S72. 2.Авторскоесвидетельство СССР № 67350, кл. G06 F 9/22, 1975 (прототип).