Микропрограммное устройство управления Советский патент 1991 года по МПК G06F9/22 

О5

ю

СО

со

приоритета, группу элементов 2И-ИЛИ,, регистр условий, шифратор 9, вого по третий элементы ИЛИ, блок элементов И„ В устройстве реализован подсчет количества выполненных логических условий, что позволяет в ряде алгоритмов (например, диагностики)

сократить емкость блока памяти„ Новыми элементами устройства являются группа счетчиков приоритета, группа элементов 2И-ИЛИ, блок элементов И, второй коммутатор адреса и шифратор, 1 ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в ЭВМ и вычислительных системах с микропрограм- мньм управлением. Цель изобретения - уменьшение емкости памяти микрокоманде Устройство содержит блок памяти, регистр адреса, группу счетчиков, два коммутатора адреса, узел

Изобретение относится к автоматике и вычислительной технике и может быть использовано в ЭВМ и вычислительных системах с микропрограммным управлением.

Цель изобретения - сокращение емкости памяти микрокоманд.

Сущность функционирования устройства состоит в следующем;

вместе с сигналами микроопераций на каждом шаге микропрограммного управления выдаются сигналы (для каждого логического условия своя пара), определяющие ожидаемое значение логического условия;

как только значение одного либо нескольких логических условий совпадает с ожидаемыми, формируется сигнал на переход к очередной микрокоманде |

формирование адреса очередной микрокоманды осуществляется путем конкатенации кодов младших и старших разрядов о

15

20

25

30

35

40

Формирование младших -разрядов адреса осуществляется следующим образом. Из всех проверяемых на данном шаге микропрограммного управления логических условий, значения которых совпали с ожидаемыми, выбирается наиболее приоритетное содержимое счетчика адреса, соответствующего этому логическому условию,, и увеличивается на единицу. Код, полученный на выходе данного счетчика адреса, образует младшие разряды адреса очередной микрокоманды.

Старшие разряды адреса формируются по следующему алгоритму. Сигналы с выходов элементов проверки логического условия, соответствующих тем логическим условиям, значения которых совпали с ожидаемым, поступают на входы приоритетного шифратора. Код на выходе приоритетного шифратора, соответствующий наиболее приоритетному из всех сигналов, поступивших на его

55

5

0

5

0

35

40

5

входы, образует старшие разряды адреса очередной микрокоманды,,

Таким образом, в микропрограммном устройстве управления организуется асинхронный режим работы с ветвлением микрокоманд в зависимости от результатов проверки логических условий и их приоритетности, что приводит к повышению производительности устройства

На чертеже изображена функциональная схема устройства.

Устройство содержит блок 1 памяти,регистр 2 адреса, группу 3.1-3.k счетчиков, второй коммутатор 4 адреса, первый коммутатор 5 адреса, узел 6 приоритета, группу 701-7.k элементов 2И-ИЛИ, регистр 8 условий, шифратор 9, первой и второй элементы ИЛИ 10 и 11, блок 12.1-12ck элементов И, входы 13,14 соответственно пуска и кода операции устройства, группу 1501-15.k входов логических условий устройства, выход 16 микроопераций, выход 1601 конца работы блока 1 памяти, группу полей 17.1-17.k логических условий и выход 18 конца команды блока 1 памяти, группу 19«,1-19оП входов и группу 20.1-20.k выходов узла приоритета, блок 21 синхронизации с выходами 21.1-21.3, состоящий из генератора 22 тактовых импульсов, триггера 23, третьего элемента ИЛИ 24, а также элемент И 25 и вход-26 останова.

Устройство работает следующим образом

В исходном состоянии все элементы памяти устройства находятся в нулевом состоянии, за исключением разряда блока 1 памяти, соответствующего выходу 18 конца команды блока (цепи установки исходного состояния устройства условно не показаны). Вход 14 устройства, соединенный с первым информационным входом коммутатора 5,

скоммутирован с входом регистра 2 адреса.

По заднему фронту сигнала Пуск с входа 13 устройства, прошедшего через элемент ИЛИ 10, в регистр 2 запишется адрес начальной микрокоманды Начальный адрес (код операции) с выхода регистра 2 поступит на вход блока 1 памяти, и на его выходах появится первая микрокоманда. Одновременен- но с выполнением заданных микроопераций, сигналы которых считываются с выхода 16 блока 1 памяти, в элементах 2И-ИЛИ i группы 7.1-1.k идет про- нии цикла микропрограммного управлеверка совпадений значений логических услпвий с заданными, которые записываются в регистр 8 импульсов с выхода 21 о 2. Причем если на некотором шаге микропрограммного управления значение данного логического условия не проверяется (оно может быть любым) , то на соответствующей ему паре выходов группы 17.1-17.k выходов блока 1 памяти выдается нулевой коДо Если же ожидаемое значение логического условия должно быть единичного уровня, то на соответствующих ему выходах группы 17.1-170k выходов блока 1 памяти выдается код 10, если нулевого уровня - то код 01. При безусловном переходе к очередной микрокоманде на выходах группы 17.1-17,k, соответствующих требуемому условию,

выдается код И

i

По окончании проверки логических условий либо при безусловном переходе на выходах одного или нескольких элементов 7И-ИЛИ группы 7.1-7Л- появляются единичные сигналы, поступающие на счетные входы +1 счетчиков группы Зо1-3.п, входы элемента ИЛИ 11, узла 6 приоритета и шифратора 90 С выхода приоритетного шифратора 9 старшие разряды адреса очередной микрокоманды поступят на второй информационный вход коммутатора 5„

К этому времени только на одном из выходов 20 «1-20. п. узла 6 будет присутствовать единичный сигнал, соответствующий наиболее приоритетному из всех совпавших при проверке с ожидаемыми значениями на данном этапе логических условий Счетчик групп 3o1-30k по заднему фронту сигнала с выходов 21„3 И соответствующего элемента И группы 1201-120k перейдет в следующее сотстояние Код, запи30

ния на всех выходах блока 1 памяти, за исключением выхода 18, выдача информации прекратится. Единичный сигнал с выхода 18 конца команды бло20 ка 1 памяти обнулит группу 3.1-3.k счетчиков, регистр 8 подключит через коммутатор 5 к входу регистра 2 вход 14 устройства. Устройство перейдет в режим ожидания очередного кода опе25 рации.

Формула изобретения

Микропрограммное устройство управления, содержащее блок памяти, ре- (, гистр адреса,регистр условий,первый коммутатор адреса,с первого по трети элементы ИЛИ, -элемент И триггер , генератор тактовых импульсов , причем вход кода операции устройства соединен с первым информационным входом первого коммутатора адреса, выход которого соединен с информационным входом регистра адреса, выход которого соединен с адресным входом блока памяти, выход нуля микроопераций которого под ключен к выходу микроопераций устройства, выход признака Конец работы -с блока памяти соединен с первым входом третьего элемента ИЛИ, выход которого соединен с входом установки в О триггера,выход которого соединен с входом запуска генератора тактовых импульсов, первый выход которого соединен с первым входом элемента И,входы запуска и

35

40

50

55

останова устройства соединены соответственно с входом установки в 1 триггера, с вторым входом третьего элемента ИЛИ, выход признака Конец команды блока памяти соединен с управляющим входом первого коммутатора адреса, отличающее, ся тем, что, с целью сокращения емкости па-

99106

санный в этом счетчике группы 3.1- 3.k, через коммутатор 4 поступит на второй информационный вход коммутатора 5.

К моменту окончания всех переходных процессов в счетчиках группы 3.1 3.k и коммутаторах 4 и 5 на синхро- вход регистра 2 через элемент ИЛИ 10 поступит задний фронт сигнала с выхода 21 о 1 блока 21 и элемента И 25. В регистр 2 запишется адрес очередной микрокоманды. В дальнейшем работа устройства аналогична. По оконча10

нии цикла микропрограммного управле

ния на всех выходах блока 1 памяти, за исключением выхода 18, выдача информации прекратится. Единичный сигнал с выхода 18 конца команды блока 1 памяти обнулит группу 3.1-3.k счетчиков, регистр 8 подключит через коммутатор 5 к входу регистра 2 вход 14 устройства. Устройство перейдет в режим ожидания очередного кода операции.

Формула изобретения

Микропрограммное устройство управления, содержащее блок памяти, ре- (, гистр адреса,регистр условий,первый коммутатор адреса,с первого по трети элементы ИЛИ, -элемент И триггер , генератор тактовых импульсов , причем вход кода операции устройства соединен с первым информационным входом первого коммутатора адреса, выход которого соединен с информационным входом регистра адреса, выход которого соединен с адресным входом блока памяти, выход нуля микроопераций которого подключен к выходу микроопераций устройства, выход признака Конец работы блока памяти соединен с первым входом третьего элемента ИЛИ, выход которого соединен с входом установки в О триггера,выход которого соединен с входом запуска генератора тактовых импульсов, первый выход которого соединен с первым входом элемента И,входы запуска и

останова устройства соединены соответственно с входом установки в 1 триггера, с вторым входом третьего элемента ИЛИ, выход признака Конец команды блока памяти соединен с управляющим входом первого коммутатора адреса, отличающее, ся тем, что, с целью сокращения емкости па-

мяти микрокоманд, устройство содержит шифратор, блок элементов И, второй коммутатор адреса, узел приоритета, с первого по Jk-й (где k-количест- во логический условий) элементы И-ИЛИ с первого по k-й счетчики, причем вход логических условий устройства соединен с информационным входом ре- гистра условий, выход 1-го (...k) разряда которого соединен с первым прямым и с инверсным входами 1-го элемента И-ИЛИ, выходы с первого по Jk-й элементов И-ИЛИ подключены к входам узла приоритета, шифратора и второго элемента ИЛИ, выход которого соединен с вторым входом элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом синхронизации регистра адреса, вход запуска устройства соединен с вторым входом первого элемента ИЛИ, второй и третий выходы генератора тактовых им

0

5

0

пульсов соединены соответственно с входом синхронизации регистра условий и первым входом блока элементов И, выход узла приоритета соединен с управляющим входом второго коммутатора адреса и вторым входом блока элементов И, i-й выход которого соединен со счетным входом 1-го счетчика, выход которого соединен с 1-м информационным входом второго коммутатора адреса, первый и второй выходы 1-го поля логических условий блока памяти соединены соответственно с вторым и третьим входами 1-го элемента И-ИЛИ, выход признака Конец команды блока памяти соединен с входом установки в О регистра условий и с первого по k-й счетчиков, выходы шифратора и второго коммутатора адреса подключены к соответствующим разрядам второго информационного входа первого коммутатора адреса.