Микропрограммное устройство управления Советский патент 1982 года по МПК G06F9/22 

(Б) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

Изобретение относится к автоматггке и вычислительной технике и может быть использовано при проектировании устройств микропрограммного управления цифровых вычислительных машин.

Известно устройство микропрограммного управления, которое содержит два запоминающих блока, два дешифратора, счетчик микрокоманд и счетчик адресов микрокоманд, буферный регистр и регистр адреса, генератор тактовых импульсов, два блока элементов И, два элемента задерики, элемент НЕ, четыре элемента И flj.

Недостатком указанного устройства является низкое быстродействие, обусловленное необходимостью перехода к адресному каналу в точках ветвления независимо от значений проверяемых логических условий. Указанное обстоятельство вызывает также больиую избыточность адресного запоминаккцего блока вследствие необходимости хранения дополнительного числа адресных микрокоманд.

Наиболее близким к предлагаемому является устройство микропрограммного управления, содержащее два блока памяти, два дешифратора, счетчик операционных микрокоманд и счетчик

адресов операционных микрокоманд, буферный регистр и регистр адреса, генератор тактовых импульсов, пять элементов И, два элемента задержки, два элемента НЕ, один элег мент ИЛИ, два блока элементов И 2}.

Недостатками данного устройства является низкое быстродействие, обусловленное необходимостью возврата

10 к бло1;су памяти адресных микрокоманд при реализации части микропрограмм с ветвлениями (при отрицательном исходе проверки логического условия).

Цель изобретения - повышение быст15родействия устройства микропрограммного управления за счет уменьшения времени перехода от выполнения одной линейной последовательности к выполнению другой.

20

Поставленная цель достигается тем, что в микропрограммное устройство управления, содержащее блок памяти операционных микрокоманд, блок памяти адресных микрокоманд, два дешифра25тора, счетчик операционных микрокоманд, счетчик адресов операционных микрокоманд, буферный регистр, регистр адреса, генератор тактовых импульсов, пять элементов И, два .эле30мента задержки, два элемента НЕ, элемент ИЛИ, два блока элементов И, при чем первый инверсный вход первого блока элементов И является входом логических условий устройства, выход генератора тактовых импульсов соединен с первым входом первого элемента И и входом первого элемента задержки, выход которого соединен с первым входом второго элемента И и входом jвторого элемента задержки, выход коi торого соединен с первым входом третьего элемента И, выход которого сое динен с первым входом второго блока элементов И, второй вход соединен с выходом четвертого элемента И, вторыг/ входом второго элемента И и входом первого элемента НЕ, выход которого соединен с вторым входом первого элемента И, выход которого соединен с управляющим входом первого дешифратора, выход которого соеди нен с адресным входом блока памяти операционных микрокоманд, первый информационный выход которого соединен с ПРЯ1-/ЫМ входом первого блока элементов И, второй информационный выход является выходом микроопераций устройства, выход первого блока элементов И соединен с входом элемента ИЛИ, выход которого соединен с входом второго элемента НЕ. и с первым входом пятого .элемента И, выход которого соединен с установочным входом счетчика операционных микрокоманд , выход которого саэединен с входом четвертого элемента И, а счет ный вход - с управляющим выходом блока памяти операционных микрокоман и счетным входом счетчика алресов операционных микрокоманд, выход кото рого соединен с информационным входом первого дешифратора, установочны вход счетчика адресов операционных микрокоманд соединен с выходом второго элемента И, установочным входом буферного регистра и управляющим вхо дом второго дешифратора, информацион ный вход которого соединен с выходом регистра адреса, а выход.- с адресным входом блока пагляти адресных микрокоманд, управляющий выход которого соединен с установочным входом регистра адреса, первый информационный вход которого является входом кода операций устройства, а второй И(|формационный вход соединен с выходим второго блока элементов И, второй вход которого соединен с выходом буферного регистра, первый информационный вход которого соединен с пер вым информационным выходом блока памяти адресных микрокоманд, введены регистр признаков, регистр сдвига, третий дешифратор, четыре одновибратора, второй и третий элементы ИЛИ, третий элемент задержки, элемент ИЛИ НЕ, третий, четвертый, пятай, шестой седьмой и восьмой блоки элементогв И/ первый и второй блок элементов ИЛИ, причем выход Первого блока элементов ИЛИ соединен с информационным входом счетчика адреса операционных микрокоманд, первый вход первого блока элементов ИЛИ соединен с выходом третьего блока элементов И, второй вход - с выходом четвертого блока элементов И, третий вход - с вторым информационным выходом блока памяти адресных Микрокоманд, четвертый вход - с выходом шестого блока элементов И и первым входом второго блока элементов ИЛИ, второй вход которого соединен с третьим информационным выходом блока памяти адресных микрокоманд, выход второго блока элементов ИЛИ соединен с информационным входом счетчика операционных микрокоманд, третий вход - с вьходом пятого блока элементов И,первый вход которого соединен с первыми входами третьего, четвертого и .шестого блоков элементов И и выходом регистра сдвигав, информационный вход которого соединен с выходом седьмого блока элементов И, вход сдвига - с управляющим выходом блока памяти операцио.нных микрокоманд, установочный вход регистра сдвига соединен через третий элемент задержки с вы содом второго элемента-ИЛИ, первый, второй третий и четвертый входщ которого соединены соответственно через первый, второй, третий и четвертый одновибраторы с выходами третьего дешифратора, информационный вход которого соединен с выходом регистра признаков и входом третьего элемента ИЛИ, выход которого соединен с вторым инверсным вkoдoм первого блока элементов И, первым входом седьмого блока, элементов И, второй вход которого соединен с первым информационнич выходом блока памяти операционных микрокоманд, третий информационный выход которого соединен с входом регистра признаков, вторые входы третьего, четверного, пятого и шестого блоков элементов И соединены соответственно с выходами первого, второго, третьего и четвертого одновибраторов, выход первого элемента ИЛИ соединен с третьими входами третьего и шестого блоков элементов И и с первым входом пятого элемента И, второй вход которого соединен с первым входом восьмого блока элементов И с выходом элемента ИЛИНЕ, входы которого соединены с выходами первого и четвертого одновибраторов, выход восьмого блока элементов И соединен с вторым информационным входом буферного регистра, выход первого блока элементов И сое-. динен с вторым входом восьмого блока элементов И, выход второго элемента НЕ соединен с третьим входом четвертого блока элементов И. На чертеже приведена функциональная схема предлагаемого устройства. Устройство содержит вход 1 логических УСЛОВИЙ, блок 2 элементов И, элемент ИЛИ 3, элемент НЕ 4, элемент НЕ 5, элемент И б,, генератор 7 тактовых импульсов, элемент 8 задерж ки, элемент 9 задержки, элемент И 10 счетчик 11 адресов операционных микрокоманд, дешифратор 12, блок 1-3 памяти операционных микрокоманд, выход 14 устройства, блок 15 элементов И, элемент ИЛИ 16, элемент ИЛИ 17 элемент 18 задержки, регистр 19 сдви га, элемент И 20, счетчик 21 операционных микрокоманд, элемент И 22, элемент И 23, регистр 24 признаков, дешифратор 25, одновибрат.оры 26-29, блок 30 элементов И, блок 31 элементов И, блок 32 элементов И, блок 33 элементов И, блок 34 элементов ИЛИ, блок 25- элементов ИЛИ, элемент ИЛИНЕ 36, блок 37 элементов И, буферный регистр 38, блок 39 элементов И, вход 40 кода операций, регистр 41 адреса, дешифратор 42, блок 43 памяти адресных микрокоманд. Устройство работает следующим образом. Код. операции с входа 40 устройства поступает на регистр 41 адреса.Начинается первый цикл работы. В исходном состоянии в регистре. 41 адреса записан код операции, поступивший на вход 40 устройства. Все другие элемента памяти обнулены. 1. Рассмотрим работу устройства микропрограммного управления при выполнении первой базовой микропрограм мы. Генератор 7 тактовых импульсов через элемент 8 задержки и элемент И 10 производит запуск дешифратора 42 и выбирает соответствующую ячейку памяти из блока памяти адресных 1ушкрокоманд, Содержимое вто.рого паля ячейки памяти поступает на первый вход буферного регистра 38 и в нем записывается косвенный адрес микрокоманды очередной базовой микроподпрограммы.Содержимое четвертого поля N+{количество операдионйых микрокоманд, входящих в текущую базовую микроподпрограмму при условии положительного исхода проверки .логического условия в ходе ее выполнения) через блок 35 элементов ИЛИ записывается в счетчик 21 операционных микрокоманд. Адрес первой операционной микрокоманды текущей базовой микроподпрограммы записывается в сче чик 11 адресов операционных микрокоманд с третьего поля блока 43 памяти адресных микрокоманд через блок 34 элементов ИЛИ. Метка с перво го поля блока 43 памяти адресных мик рокоманд поступает на установочный вход регистра 41 адреса и устанавливает его в нулевое состояние. После поступления в счетчик 21 считанного из блока 43 памяти адресных микрокоманд кода исчезает сигнал с выхода элемента И 22 и снимается блокировка с элемента И 6. Следующий импульс с выхода генератора 7 тактовых импульсов производит запуск дешифратора 12 и считывание операционной микрокоманды, записанной в блоке 13 памяти операционных микрокоманд по адресу, записанному в счетчике 11 адресов операционных микрокоманд. После считывания операционной микрокоманды с блока 13 памяти операционных микрокоманд сигналы микроопераций поступают,на выход 14, а сигнал с его третьего выхода производит увеличение на единицу содержимого счетчика 11 адресов операционных микрокоманд и уменьшение на единицу содержимого счетчика 21 операционных микрокоманд и сдвигает содержимое регистра 19 сдвига. Очередньлм тактовым импульсом генератора 7 тактовых импульсов через открытый элемент И 6 происходит считывание С блока 13 памяти операднонных микрокоманд следующей операционной микрокоманды по адресу, записанно1 ту в счетчике 11 адресов ликpoкoмaнд, Далее работа устройства г-шкропрограммного управления будет продол.саться аналогично описанному. После считывания последней операционной микрокоманды базовой микроподпрогргцчмы первого типа сигналом с выхода 3 блока 13 памяти операционных микрокоманд счетчик 21 операционных микрокоманд переводится в нулевое состояние и через элемент И 22 открывает элементы И 10 и 23, а через элемент НЕ 5 закрывает элемент И 6. Импульс генератора 7 через элe teнты В и 9 задержки соответственно и элемент И 23 передает адрес адресной микрокоманды следующей базовой микроподпрограммы из буферного регистра 38 через блок 38 элементов И в регистр 41 адреса. Следующий импульс генератора 7 через элемент 8 задержки и элемент И 10 производит установку в нуль счетчика 11 адресов операционных микрокоманд, буферного регистра 38 и осуществляет пуск дешифратора 42. После этого начинает выполняться первый цикл работы. Аналогично осуществляется переход от второго к первому циклу работы устройства микроподпрограммного управления и после выполнения базовых микроподпрограмм второго, третьего и четвертого типов. 2. Особенности работы устройства микропрограммного управления при . выполнении второй базовой микроподпрограммы состоят в следующем. При выполнении каждой операционный микрокоманды линейной последовательности через четвертый выход блока 13 памяти операционных .микрокоманд из поля признаков поступает код признака линей- 5 ной последовательности на регистр 24 признаков. Сигнал с выхода регистра 24 признаков через элемент ИЛИ 16 открывает по первому входу блок 15 элементов И, и воздействует на дешиф- Ю ратор 25, на первом выходе которого при этом появляется сигнал.

с первого поля блока 13 операционных микрокоманд через блок 15 элементов И в регистр 19 сдвига запи- 15 сывается код модификации содержимого счетчика адресов операционных микрокоманд. После выполнения операционной микрокоманды линейной последовательности в регистре 19 сдвига записыва- 20 ется код модификации содержимого счетчика 11 адресов операционных микрокоманд.,

При выполнении последней операционной микрокоманды линейной последбва- 25 тельности на регистр 24 признаковпоступает с четвертого выхода блока 13 памяти нулевой код. Это приводит к следующему: блок 15 элементов И по первому входу закрьГвается, а блок 2 ,.-. элементов И по третьеглу входу откры- вается. Код проверяемого логического условия с первого выхода блока 13 памяти поступает на вторбй вход блока 2 элементов И, где осуществляется проверка логического условия посту- 35 пающего на первый инверсный вход блока .2 элементов И. Одновременно с этим процессом на выходе одновибратора 26 появляется сигнал, обусловленный изменением уровня сигнала на 40 его входе. Этот сигнал через первый элемент ИЛИ-НЕ 36 закрывает элемент И 20 и блок 37 элементов И.

Если исходу проверки логического условия положительный, то через эле- 45 менх ИЛИ 3 и элемент НЕ 4 открывается по третьег/1у входу блок 31 элементов И. Однако, так как по.второму входу этот блок элементов закрыт, то содержимое регистра 19 сдвига че- JQ рез блок 31 элементов И не проходит. Сигнал с выхода одновибратора 26 проходит через элемент ИЛИ 17 и элемент 18 задержки и переводит репфтр 19 сдвига в нулевое состояние, ее Таким образом, состояние счетчика 11 адресов операционных г-шкрокоманд не изменяется и с поступлением очередного импульса от генератора 7 тактовых импульсов начинает выпол-- . няться вторая линейная последовательность операционных микрокоманд. В регистр 24 признака.записывается код признака линейной последовательности. С выхода регистра 24 признака сигнал через элемент ИЛИ 16 откры- 5

вает первый вход блока 15 элементов И и поступает на вход дешифратора 25, на втором выходе которого при этом возбуждается сигнал.

Работа устройство г икропрограммного управления в процессе выполнения второй линейной последовательности проходит так же, как и при выполнении первой линейной последовательности .

В регистр 19 сдвига при этом записываются коды модификации содержимого счетчика 11 адресов операционных, микрокоманд после выполнения второй линейной последовательности. В последнем такте выполнения линейной последовательности в регистр 24 признаков записывается запрещенный не-нулевой код признака. При этом сигнал на втором выходе дешифратора 25 исчезает, а на выходе одновибратора 27 появляется сигнал. Этот сигнал открывает по второму входу блок 3 элементов И и, так как по третьему входу он открыт сигналом с выхода второго элемента НЕ 4, содержимое регистра сдвига передается через блок 31 элементов И, блок 34 элементов ИЛИ в счетчик 11 адресов операционных микрокоманд и модифициру.ет содержимое последнего. Сигнал с выхода одновибратора 27, пройдя через элемент ИЛИ 17 и элемент 18 задержки, устанавливает регистр 19 сдвига в нулевое состояние. С поступлением очередного импульса от генератора 7 тактовых импульсов через элемент И 6 запускается дешифратор 12 и начинает выполняться следующая линейная последовательность.

При отрицательном, исходе проверки логического условия сигнал с выхода блока 2 элементов И через элемент ИЛИ 3 открывает по третьему входу блок 30 элементов И и блок 33 элементов И.

Втрой вход блока 30 элементов И открывается сигналом с выхода одновибратора 26. При этом содержимое регистра 19 сдвига через блок 30 элементов И, блок 34 элементов ИЛИ передается в счетчик 11 адресов операционных микрокоманд и модифицирует содержимое последнего.

Далее микропрограммное устройство управления работает также, как и при положительном исходе проверки логического условия. ПРИ этом выполняется третья линейная последовательност операционных микрокоманд и в регистр 19 сдвига записывается код числа операционных микрокоманд последовательности.

Так как при выполнении этой линейной последовательности в регистре 24 признаков записан код последовательности, то на третьем выходе дешифратора 25 поддерживается высокий потенциал. При выполнении послед ней операционной микрокоманды линей ной последовательности с четвертого выхода блока 13 на регистр 24 посту пает запрещенный ненулевой код приз нака. При этом сигнал на третьем выходе дешифратора 25 исчезает и на выходе одновибратора 28 появляется сигнал, передающий содержимое регистра 19 сдвига через блок 32 элементов И блок 35 элементов ИЛИ в счетчик 21 операционных микрокоманд для модификации его содержимого. Кр ме того, через элемент ИЛИ 17 и эле мент 18 задержки устанавливается в нулевое состояние регистр 19. После выполнения линейной последовательности в счетчике 21 операционных микрокоманд будет записано количество оставшихся для выполнения операционных микрокоманд четвер той последовательности. Очередным импульсом от генератора 7 тактовых импульсов через элемент И б запускается дешифратор 12 и из блока 13 памяти операционных микрокоманд считывается первая операционная микрокоманда четвертой линейной последовательности. Дальнейшая работа устройства микропрограммного управления по выполнению базовой микроподпрограммы второго типа полностью совпадает с работой по выполнению базовой микроподпротраммы первого типа. 3. Рассмотрим особенности работы устройства микропрограммного управления при выполнении базовой кшкроподпрограмыы третьего типа. Во втором цикле работы начинает выполняться пятая линейная последовательность. Код признака последовательности записывается в регистр 2 признака. При этом на четвертом выходе дешифратора 25 появляется сигнал. При выполнении последовательное ти в регистр 19 сдвига записываются коды модификации содержимого счетчи ка адресов 11 операционных микроко манд и счетчика 21 операционных микрокоманд. При выполнении последней операционной микрокоманды последовательности с четвертого выхода блока 13 в регистр 24 записывается нуле вой код. При этом сигнал на четвертом выходе дешифратора 25 исчезает, а на выходе одновибратора 29 появляется импульс, открывающий по второму входу блок 33 элементов И. Этот импульс, кроме того, через элемент ИЛИ НЕ 36 закрывает блок 37 элементов И и элемент И 20. Так как регистр 24 переходит в ну левое состояние, то выходной сигнал регистра 24 через элемент ИЛИ 16 зак рывает блок 15 элементов И и открывае по третьему инверсному входу блок ; 2 элементов И. На второй вход блока 2 элементов И поступает код проверяемого логического условия из блока 13 памяти операционных микрокоманд. На первый инверсный вход блока 2 элементов И поступают значения логических условий. При отрицательном исходе проверки логического условия, сигнал,с выхода первого блока 2 -элементов И через элемент ИЛИ 3 открывает третий вход блока 33 элементов И, и содержимое регистра 19 сдвига через блок 33 элементов И и блок 34 элементов ИЛИ передается в счетчик 11 адресов операционных микрокоманд, а также через блок 35 элементов ИЛИ передается з счетчик 21 операционных микрокоманд. При этом происходит модификация содержимого счетчиков. Далее импульс с выхода одновибратора 29 через элемент ИЛИ 17 и элемент 18 задержки устанавливает регистр 19 в нулевое сосхоянне. В следующем такте начинает выполняться пятая последовательность с учетом модификации содержимого счетчика 11. При положительном исходе проверки логических услови сигнал- с выхода элемента НЕ 4 открывает блок 31 элементов И, однако по второму входу блок закрыт, и модификация содержимого счетчиков не происходит. Иг пуль-, сом с выхода одновибратора 29 через элемент ИЛИ 17 и элемент 18 задерж-ки регистр 19 устанавливается внулевое состояние, и в следующем такте работы устройства микропрограммного управления считывается первая операционная микрокоманда шестой линейной последовательности. Дальнейшее выполнение базовой микроподпрограммы третьего типа происходит, как и выполнение базовой микроподпрогра1-№.ы первого типа. 4. Особенности работы устройства микропрограммного управления при выполнении базовой микроподпрограммы четвер того типа заключаются в следующем. Во втором цикле работы первой выполняется седьмая линейная последовательность. При этом регистр 24 признаков находится в;нулевом состоянии и через элемент ИЛИ 16 поддерживает в открытом состоянии блок 2 элементов И. На второй вход блока 2 элементов И поступает нулевой код. При выполнении последовательности устройство микропрограммного управления работает аналогично выполнению базовой ми кропрдпро граммы первого типа. При считывании последней операционной микрокоманды линейной последовательности код проверяемого логического условия с первого выхода блока 13 памяти операционных микрокоманд поступает на второй вход блока 2 элементов и. Если логическое условие равно единице, то на выходе блока 2 элементов И сигнал отсут вует, и очередной импульс генератора 7 через элемент И б запускает де шифратор 12, и из блока 13 памяти операционных микрокоманд считывается первая операционная микрокоманда восьмой линейной последовательности базовой микроподпрограммы, четвертого типа. Далее устройство микропрограммного управления работает, как и при выполнении базовой микроподпрограммы первого типа. При отрицательном исходе проверки логического условия сигнал с выхода блока 2 элементов И через блок 37 элементов И поступает на буферный регистр 38 и модифицирует адрес адресной микрокоманды следующей базовой микроподпрограммы, записанной в буферном регистре 38. Импульс генератора 7 через элементы 8 и 9 задержки соответственно элемент И 23 и блок 39 элементов И передает модифицированный адрес из буферного регистра 38 через блок 39 элементов И в регистр 31 адреса. Им пульс с выхода элемента 11ЛИ 3 черев элемент И 20 производит установку в нуль счетчика 21 операционных мик рокоманд . Следующий импульс генератора 7 через элемент 8 з-адержки и второй элемент И 10 производит установку в нуль счетчика 11 адресов операцион ных микрокоманд, буферного регистра 38 и осуществляет пуск дешифратора 42. Из блока, 43 памяти адресных микрокоманд считывается при этом адрес первой операционной микрокоман ды следующей микроподпрограммы,состо ящей из девятой линейной последовательности. Далее работа устройства микропрограммного управления при выполнении линейной последовательно ти аналогична описанному выше. Таким образом, введение третьего - восьмо блоков элементов И, первого и второго блоков элементов ИЛИ, регистра сдвига, регистрапризнаков первого элемента ИЛИ-НЕ, второго - третьего .элементов ИЛИ, третьего элемента задержки, одновибраторов, третьего дешифратора и обусловленных ими свйзей позволяет уменьшить время выролнения микропрограммы и увеличит Э фномичность предлагаемого устройст на гЛикропрограммного управления в целом. Формула изобретения Микропрограммное устройство управ ления , содержащее блок памяти операционных микрокоманд, блок памяти адресных микрокоманд, два дешифратора счетчик операционных микрокоманду счетчик адресов операционных микрокоманд, буферный регистр, регистр адреса, генератор тактовых импульсов, пять элементов И, два элемента задержки, два элемента НЕ, элемент ИЛИ., два блока элементов И, причем первый инверсный вход первого блока элементов И является входом логических условий устройства, выход генератора тактовых импульсов соединен с первым входом первого элемента И и входом первого элемента задержки, выход которого соединен с первым входом второго элемента И и входом второго элемента задержки, выход которого соединен с первым входом третьего элемента И, выход которого соединен с первым входом второго блока эле1 1ентов И, второй вход соединен с выходом четвертого элемента И, вторым входом второго элемента И и входом первого элемента. НЕ, выход которого соединен с вторым входом первого элемента И, выход которого соединен с управляющим входом первого дешифратора, выход которого соединен с адресным входом блока памяти операционных микрокоманд, первый информационный выход которого соединен с прямым входом первого блока элементов И, второй информационный выход является выходом г икроопераций уст- . ройства, выход первого блока элементов И соединен с входом элемента ИЛИ, выход которого соединен с входом второго элемента НЕ и с первым входом пятого элемента И, выход которого соединен q установочным входом счетчика операционных микрокоманд, выход которого соединен с входом четвертого элемента И, а счетный вход - с управляющим выкодом блока памяти операционных микрокоманд и счетным входом счетчи1 а адресов операционных микрокоманд, выход которого соединен с информационн входом первого дешифратора, установочный вход счетчика aдpeqoв операционных микрокоманд соединен с выходом второго элемента И, установочным входом буферного регистра и управляющим входом второго дешифратора, информационный вход которого соединен с выходом регистра адреса, а выходс адресным входом блока памяти адресным микрокоманд, управляквдий выход которого соединен с установочным входом регистра адреса, первый информационный вход которого является входом кода операций устройства, а втЬрой информационный вход соединен с вы ходом второго блока элементов И, второй вход которого соединен с выходом буферного регистра, первый информационный вход которого соединен с первым информационным выходом блока паг.шти адресных микрокоманд, отличающееся тем, что, с целью повышения быстродействия, оно дополнительно содержит регистр признаков, регистр сдвига, третий Дешифратор, четыре одновибратора, второй и третий элементы ИЛИ, трети элемент задержки, элемент ИЛИ-НЕ, третий, четвертый, пятый, шестой, седьмой и восьмой блоки элементов И первый и второй блок элементов ИЛИ, причем выход первого блока элементов ИЛИ соединен с информационным входом счетчика адреса операционных микрокоманд, первый вход первого блока элементов ИЛИ соединен с выходом третьего блока элементов И, второй вход - с выходом четвертого блока элементов И, третий вход - с вторым информационным выходом блока памяти адресных микрокоманд, четвертый вход - с выходом шестого блока элементов И и первым входом второго блока элементов ИЛИ, второй вход которого соединен с третьим информационным выходом блока памяти адресных микрокоманд, выход второго блока элементов ИЛИ соединен с информационным входом счетчика операционных микрокоманд, третий вход - с выходом пятого блока элементов И, первый вход которого соединен с первыми вхо дами третьего, четвертого и шестого блоков элементов И и выходом регистра сдвига, информационный вход которого соединен с выходом седьмого блока элементов И, вход сдвига - с управляющим выходом блока памяти операционных микрокоманд, установочный вход регистра сдвига соединен через третий элемент задержки с выхо дом второго элемента ИЛИ, первый, вт рой, третий и четвертый входы которого соединены соответственно через первый, второй, третий, четвертый одновибраторы с выходами третьего дешифратора, информационный вход которого соединен с выходом регистра признаков и входом третьего элемента ИЛИ,выход которого соединен с вторым инверсным входом первого бло ка элементов И, первым входом седьмого блока элементов И, второй вход которого соединен с первым информационным выходом блока памяти операционных микрокоманд, третий информационный выход которого соединен с входом регистра признаков, вторые входы третьего, четвертого, пятого, и шестого блоков элементов И соединены соответственно с выходами первого, второго, третьего и четвертого одновибраторов,выход первого элемента ИЛИсоединен с .третьими входами третьего и шестого блоков элементов И и с пepвы входом пятого элемента И,второй вход которого соединен с первым входом восьмого блока элементов li с выходом элемента ИЛИНЕ, входы которого соединены с выходами первого и четвертого одновибраторОБ, выход восьмого блока элементов И соединен с вторым информационныгл В1;одом буферного регистра, выход первого блока элементов И соединен с вторым входом восьмого блока элементов И, выход второго элемента НЕ соединен с третьим входом четвертого блока элементов И. Источники информации, принятые во внимание при экспертизе 1.Авторское, свидетельство СССР № 482744, кл. G Об F 9/22, 1975. 2.Авторское двидетельство СССР по заявке № 2920161/18-24, кл. G Об F 9/22, 1980 (прототип).