Микропрограммное устройство управления Советский патент 1982 года по МПК G06F9/22 

Изобретение относится к вычислитель ной технике и автоматике и может бит использовано при построити управляющих автоматов. Известно микропрограммное устройств управления, содержащее запоминанлцее устройство, регистр микрокоманд, счетчик микрокоманд и блок проверки условий перехода, состоящий из дешифратора, группы элементов И и элемента ИЛИ Щ Недостатком этого устройства являет ся низкое быстродействие, прскольку длительность автоматного такта увеличивается на время вьшолнения операции счета в двоичном счетчике. Наиболее близким к изобрететпо техническим решением является микропрограммное устройство управления, содержащее блок запоминания микрокоманд, регистр микрокоманд, блок запоминания эквивалентных адресов, накапливающий сумматор и блок управления 21 . Целью изобретения является повьппение быстродействия устройства. Поставленная цель достигается тем, : что в микропрограммное устройство управления, содержащее два блока памяти, регистр и блок проверки условий, причем первый выход регистра соединение информа1шонным входом блока проверки условий, второй выход регистра является информационным выходом устройства, группа информационных входов блока проверки условий является группой входов условий устройства, введен коммутатор, причем первый и ёторой информационные входы коммутатора соединены соответственно с выходами первого и второго блоков памяти, входы которых соединены с третьим i выходом регистра, первый и второй разрещаюшие входы коммутатора соединены соответственно с первым и вторым выходами блока проверки условий, выход коммутатора соединен с информационным входом регистра. Блок проверки условий содержит деши4ратор, группу элементов И, элемент ИЛИ и элемент НЕ, причем каждый i -и 39 вход группы входов блока соединен с первым входом v -го элемента И группы, второй вход которого .соединен с W -м выходом дешифратора, выход каждого элемента И группы соединен с соот ветствуЪщим входом элемента ИЛИ, выход которого соединен с первым выходом блока и через элемент НЕ - со вторым выходом блока, вход дешифратора соединен с входом блока. На фиг, 1 приведена структурная схема устройства; на фиг, 2 - граф-схема вЪшолнения программы; на фиг. 3 и 4 принцип размещения мэпсропрограмм в блоках памяти. Микропрограммное устройство управления (фиг. 1) содержит блок 1 памяти, блок 2 памяти, коммутатор 3, блок 4 проверки условий, регистр 5, поле 6 адресов регистра 5, поле 7 осведомительных сигнапов регистра 5, поле 8 микрокоманд регистра 5, дешифратор 9 блока 4, группа элементов И Ю блока 4, элемент ИЛИ 11 блока 4, элемент НЕ 12 блока 4, группа входов 13 условий устройства, информапионный выход 14 устройства. Устройство работает следующим образом. На вход детлифратора 9 с выхода поля осведомительных сигналов 7 регистра 5 поступает код номера осведомительного сигнала, значение которого анализируется в данной микрокоманде. Сам осве домительный сигнал поступает на соответствующий вход группы входов 13. При выполнении г гакропрограммы {граф-схема на фиг. 2) в исходном состоянии регистр микрокоманд 5 обнулен и с его поля 6 на вход блока. 1 и блока 2 поступает адрес ячейки В. После прихода пускового сигнала блок 4 вырабатывает управляющий сигнал на считьгоани информации из ячейки В блока 1. Проис ходит это следующим образом. Поскольку nonei осведомительных сигналов 7 обнул но, то на вход дешифратора 9 поступают уровни логического О, и все его выхо ды (кроме нулевого, который не используется) находятся Б состоянии логическо го О . С выходов дешифратора нулевые сигналь поступают на первые входы соот ветствующих элементов И 10 и запирают их, запрещая прием информации с входов 13, Выходы всех элементов И 10 нахо- дятся в состоянии логического О, что приводит к тому, что выход элемента ИЛИ 11 также находится в состоянии 0 логического О, а выход элемента НЕ 12 находится в состоянии логической 1. Нулевой сигнал с выхода элемента ИЛИ 11 поступает на первый управляющий вход коммутатора 3 и запирает цепь приема ИIiфopмaщш из блока 2, одновременно с .выхода элемента НЕ 12 единичный сигнал поступает на второй управляющий вход коммутатора 3 и открывает цепь приема информации из блока 1. Размещение микропрограммы в блоке 1 и в блоке 2 показано на фиг. 3 и 4 соответственно. После микрокоманды У, хранящейся в ячейке BQ блока 1 выполняется микрокоманда У , затем У. При этом блок 4 . вырабатывает сигналы на считывание информации из блока 1, так как команды УО поле осведомительных сигналов; содержат нулевые сигналы, что приводит к появлению на выходе элемента НЕ 12 сигнала логической 1, который управляет считыванием информации из блока 1. При вьшолнении микрокомандьг У происходит следующее. Код номера осведомительного сигнала (Х-f (см. со(ержимое ячейки В, блока 1 на фиг. 3) поступает на вход дещифратора 9, при этом соответствующий выход деягифрато- ра 9 переходит в состо5шие логической 1. Сигнал Ct поступает на соответствующий вход 13. Если значение сигнала oC,f О, то состояние управляющих входов коммутатора 3 не изменяется и очередная микрокоманда считывается по адресу Bj из блока 1. На выходе поля 8 регистра 5 .(на выходе устройства) появляется микрокоманда У . Если значение сигнала оС 1, то на обоих входах соответствующего элемента И 10 появляются единичные сигналы, что привощт к появлению сигнала логической на выходе элемента ИЛИ 11, ; а на выходе элемента НЕ 12 устанавливается значение логического .О. Нулевой сигнал с выхода элемента НЕ 12 поступает на коммутатор 3 и запирает цепь приема информации из блока 1. Единичны сигнал поступает с выхода элемента ИЛИ 11 на коммутатор 3 и открьтает цепь приема информации из блока 2. В блоке 2 в ячейке В хранится мш :роком1анда У, которая и появляет-. ся на вьЬсоде 14 устройства. Применение изобретения позволяет поВЫСЕХЬ бысттэоцействие устройства. Формула изобрете ни я 1. Микропрограммное устройство управления, содержащее два блока памяти. регистр и блок проверки условий, причем первый выход регистра соединен с информаиионпым входом блока проверки условий, второй выход регистра является информационным выходом устройства, группа информационных входов блока проверки условий является группой входов условий устройства, отличающееся тем, что, с пелью повышения его быстродействия, устройство содержит коммутатор, причем первый и второй информационные входы коммутатора соединены соответственно с выходами первого и второго блоков памяти, входы которых соединены с третьим выходом регистра, пер вый и второй разрешаюише входы коммутатора соединены соответственно с первым и вторым выходами блока проверки условий, выкод коммутатора соединен с информационным входом регистра. 2. Устройство по -П. 1, о т л и ч а ю щ е е с я тем, что блок проверки уело- 96 06 ВИЙ содержит дешифратор, группу элемен тов И, элемент ИЛИ и элемент НЕ, причем каждый -и вход группы входов блока соедин1вн с первым входом -( -го элемента И группы, второй вход которого соединен с i -м выходом дешифратора, выход каждого элемента И группы соединен с соответствуклдим входом элемента ИЛИ, выход которого соединен с первым выходом блока и через элемент НЕ с вторым выходом блока, вход дешифратора соединен с входом блока. Источники информации, принятые во внимание при экспертизе 1.Майоров С. А., Новиков Г. И. Структура электронных вычислительных машин. Л., Машиностроение, 1979, с. 321, 324, рис. 1О.7, 1О.9. 2.Авторское свидетельство СССР № 537346, кл. q Об Г 9/22, 1976 ( тоэдссОТИП) .

/5

//

С

-

f ava/to

L-±J

B,

fpuz.l

А Spec

Адреенал я чейки ЗУ

VtiCntb

Упрабллниц a/f

Пеле ocSedot umenbныл сигналов часть

иг.З.

(РагЛ