Последовательно-параллельный аналого-цифровой преобразователь Советский патент 1982 года по МПК H03K13/17 

(54) ПОСЛЕДОВАТЕЛЬНО-ПАРАЛЛЕЛЬНЫЙ АНАЛОГОЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к информационно-измерительной технике и может использоваться для спектрометрических измерений высокой точности и быстродействия в радиолокации,экспериментальной физике, метрологии,контрольно-измерительной технике.

Известные последовательно-параллельные аналого-цифровые преобразователи (АЦП), в которых используют двухшкальный метод кодирования ij.

Однако эти преобразователи обладают значительной дифференциальной нелинейностью преобразования, что при спектрометрических измерениях вносит большую погрешность в результаты опытов.

Из известных устройств наиболее близким к предлагаемому по технической сущности является последовательно-параллельный аналого-цифровой преобразователь, содержащий устройство выборки и хранения, выход которого соединен с неинвертирукицим входом операционного усилителя, инвертирующий вход которого соединен с выходом цифроаналогового преобразователя, аналого-цифровой преобразователь, управляющий вход которого соединен с первым выходом устройства

управления, регистры кода грубого преобразования 2j,

Известное устро ство обладает вы- , сокой дифференциальной нелинейностью, особенно значительной на месте стыка точной и грубЬй шкал. Этот тип нелинейности является характерным для многошкальных преобразователей.Данное обстоятельство не позволяет широко

10 использовать последовательно-параллельные АЦП при спектрометрических измерениях. Для уменьшения дифференциальной нелинейности к АЦП1 предъявляются высокие требования: приведен 15ная погрешность младшего разряда АЦП1 не должна превышать величину .младше- го разряда АЦП2 или, другими словами, не должна превышать вели4ины одного младшего разряда всего преоб20разователя. Реализация данного требования для АЦП с числом разрядов больше восьми связана с большими.трудностями.

Целью изобретения является уменьшение дифференциальной нелинейности.

Поставленная цель достигается тем, что в последовательно-параллельный .аналого-цифровой преобразователь, содержащий устройство выборки и хранения, выход которого соединен с неинвертирующим входом операдионного усилителя, инвертирующий вход которого соединен с выходом цифроанало™ гового преобразователя, аналого-цифровой преобразователь, управлянвдий вход которого соединен с первым выходом устройства управления,регистры кода грубого и точного преобразования, введены вычитающий счетчик/ элемент ИЛИ, коммутирующее устройство, первый вход которого соединен с выходом устройства выборки и хранения, второй вход - с выходом операционного усилителя, а выход - с входом аналого-цифрового преобразователя, выход которого через вычитакиций счетчик соединен с входом цифроаналогового преобразователя, входом регистра кода грубого преобразования и первым входом элемента ИЛИ, второй вход которого подключен к выходу аналого-цифрового преобразователя и входу регистра кода точного :преобразованйя7; выход элемента ИЛИ соединен с. первым управляющим входом регистра кода грубого преобразования, второй управляющий вход которого соединен с вторым выходом устройства управления, третий выход которого соединен с управляющими входами коммутирующего устройства и регистра кода точного преобразования, четвертый выход - с управляющим входом вычитающего счетчика.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 временная диаграмма, поясняющая принцип его работы.

Последовательно-параллельный АЦП содержит устройство 1 выборки и хранения, коммутирующее устройство 2,. аналого-цифровой преобразователь (АЦП) 3, вычитающий счетчик 4, цифроаналоговый преобразователь 5,операционный усилитель СОУ) б, элемент ИЛИ 7, регистры кодов грубого 8 и точного 9 преобразования, устройство 10 управления.

Сигнал с выхода устройства 1 выборки и хранения через нормально открытое коммутирующее устройство 2 поступает на АЦП 3. По сигналу 11 . устройства управления (фиг. 2) позиционный двоичный код с АЦП заносится в вычитающий счетчик 4.

По следующег 1у сигналу 12 вычитается единица из кода, записанного в счетчике 4. На третьем этапе командой 13 происходит занесение измененного кода в регистр 8 и коммутация устройства 2, осуществляющего подачу выходного сигнала ОУ б на второй цикл кодирования. За время импульса 14 .формируется код младших разрядов р по сигналу 15 заносится в регистр 9 кода. При этом его старизий разряд через элемент ИЛИ 7 суммируется с содержимым регистра 8 кода

грубого преобразования. Таким образом, учитывается единица, которую вычитали после грубого кодирования. Полученный код на выходе регистров 8 и 9 несет информацию об амплитуде входного сигнала.

В предлагаемом АЦП используются сдвоенные интегральные стробируемые компараторы, особенностью которых является наличие Логической цепи, объединяющий выходы отдельных компараторов в соответствии с операцией ПРОВОДНОЕ ИЛИ. Это позволяет использовать его для выделения сигнала, попадающего между двумя пороговыми уровнями.

Кроме того,использование кода Грея для перекрытия двухуровневыми зонами всего диапазона позволило максимально; упростить схему преобразования.кода. Формула изобретения

Последовательно-параллельный аналого-цифровой преобразователь, содержащий устройство выборки и хранения, выход которого соединен с неинвертирующим входом операционного усилителя инвертирующий вход которого соединен с выходом цифроаналогойого преобразователя, аналого-цифровой преобразователь , управляющий вход которого соединен с первым выходом устройства управления, регистры кода грубого и точного преобразования, о т л и с я тем, что, с целью

ч а ю щ и

уменьшения дифференциальной нелинейности, в него введены вычитающий счетчик, элемент ИЛИ, колмутируницее устройство, первый вход которого соединен с выходом устройства выборки и хранения, второй вход - с выходом операдионного усилителя, а выход с входом аналого-цифрового преобразователя, выход которого через вычитающий счетчик соединен с входом цифроаналогового преобразователя, входом регистра кода грубого преобразования и первым входом элемента ИЛИ, второй вход которого подключен к выходу аналогб-цифрового преобразования и входу регистра кода точного преобразования, выход элемента ИЛИ соединен с первым управляняцим входом регистра кода грубого преобразованная, второй управляпощий вход которого соединен с вторым выходом устройства управления, третий выход которого соединен с управляющими коммутирующего устройства и регистра кода точного преобразования, четвертый выход - с управляющим входом вычитающего счетчика.

Источники информации, принятые во внимание при экспертизе

фуг.

Фуг.