Матричный накопитель Советский патент 1982 года по МПК G11C11/40 

(54) МАТРИЧНЫЙ НАКОПИТЕЛЬ

1

Изобретение относится к вычислительной технике и может быть использовано при создании полупроводниковых электрически перепрограммируемых запоминающих устройств (ЭППЗУ), способных со:фанять информацию после отключения питающего напряжения.

Известны конструкции и способы организации работы матричных накопителей ЭППЗУ с ячейками памяти на основе бистабильного запоминающего МДП-элемента, например, МНОП-транзистора и одного или двух вспомогательных стабильных МДП-транзисторов IJ.

Недостаток, существенно ограничивающий плотность компоновки матрицы накопителя, состоит в том, что на каждую строку янеек памяти приходится по две разрядные шины.

Наиболее близким к предлагаемому изобретению является накопитель ПЗУ, Содержащий столбцы последовательно соединенных МДП-транзисторов, затворы

которых объединены в каждой строке матрицы 21 .

Однако известный накопитель не может быть электрически перепрограммирован, так как в него закладывается постоянная информация в процессе изготовления.

Цель изобретения - получение электрически перепрограммируемого накопителя.

Указанная цель достигается тем, что

10 в матричный накопитель, содержащий столбцы АЩП-транзисторрв, между МДПтранзисторами включены бистабильные МДП-элементы, причем затворы МДПтранзисторов каждого столбца матрицы

15 объединены и явл1потся одними адресными щинами, а затворы бистабильных М1Шэлементов каждой строки матрицы также объединены и являются другими адресными щинамя.

20

При использовании накопителя можно создать быстродействующие запоминают щие устройства, если столбцы матрицы состоят из групп чередующихся МДПтраизисторов и бистабильных МДП-элементов, например, по 2, 4 или 8 бистабильных МДП-элементов в каншой группе с введением разрядных шин на группу, В интегральном исполнении затворы бистабильных МДП-элементов и строчные адресные шины вьшолнены из поликристалл яеского кремния, покрытого изолирующей окисной пленкой а затворы МДПтранзисторов расположены в зазоре между поликремниевыми шинами и вместе со ст олбцовыми адресными шинами выполнены из алюминия.

На чертеже представлена принципиальная электрическая схема фрагмента предлагаемого накопителя.

Накопитель содержит столбцевые цепочки последовательно соединенных чередующихся бистабильного МДП-элемента например МНОП-транзистора 1 и стабильного МДП-транзистора 2. Затворы бистабильных заполняющих элементов объединены между собой по строкам матрицы. Объединены между собой и затворы стабильных МДП-транзисторов каждого столбца. Исходное пороговое напряжение стабильных и бистабильных транзисторов выбирают в интервале + (0,5-1,5) В.

Рассмотрим пример организации работы накопител, основанной на хранении в МНОП-транзисторе положительного заряда. ,

Вначале при подаче положительного напряжения записи порядка +25 В на изолированную подложку накопителя относительно затворных шин МНОП-транзисторов переводят все МНОП-элементы матрицы из первого логического состояния, характеризующегося индуцированным каналом бистабильного элемента с пороговым напряисением в интергшле +(0,51,5) В, во второе состояние, характеризующееся встроенным каналом элемента с напряжением отсечки около - 6В. Затем производят избирательное программирование элементов путем возврата строго определенных из них в первое (исходное) состояние. Для этого на конкретную затворную шину выбранного запо№1нающего МНОП-элемента подают положительное напряжение стирания (15- 25 В) относительно стока или истока столбцовой цепочки транзисторов, в которой находится данный элемент. Одновременно подают напряжение порядка +5 В «а все остальные строчные шины, а таку/е выбранную столбцовую затворную шину. В результате такой системы подачи напряжений в исходное (первое )состояние

переходит только выбранный запоминающий элемент, на подзатворном диэлектрике которого падает все напряжение стирания, в отличие от остальных элементов той же строки, у которых это напряже« ние делится между подзатворным диэлек|Триком и областью пространственного заряда под ним.

При считыва11ии информации то состо.яние, которое записано в запоминающем МНОП-элементе конкретных строки и столбца, определяют по критерию различ- 1ной проводимости в столбцовой цепочке структур при заряженных, например до

5 + 5В, затворной шине, на которой находится затвор запоминающего .элемента. В частности, если выбранный элемент находится в первом логическом состоямии, то цепь считывания разомкнута, или

0 обладает низкой проводимостью, если во втором - цепь обладает повышенной проводимостью.

Описанная конструкция накопителя ЭППЗУ с произвольной выборкой ячеек

памяти обладает очень высокой плотностью компоновки на кристалле. При существующих конструкторско-технологичес- ких ограничениях возможна реализация ЗУ с И1 формационной емкостью до 256 К

бит на площади кристалла порядка 25 мм..

Кроме того, поскольку работа данного накопителя в отличие от известных п-канальных вариантов может быть организована на принципе захвата и хранения в МНОП-элементе положительного заряда, который хранится существенно дольше, чем отрицательный, предлагаемый накопитель обладает повьииенным временем хранения. В качестве бистабильного МДП-элемента в данном накопителе могут быть использованы и другие МДП-приборы долговременного хранения информации, например, электрически репрограммируемые элементы с плавающим затвором, сегнетоэлектрический полевой транзистор и др. Конструкция накопителя характеризуется TaioKe относительной простотой технологии ее изготовления. Для повышения быстродействия при считывании целесообразно последовательные столбцевые цепочки транзисторов матрицы разбить на группы, например по 2,4,8 или 16 запоминающих элементов в каждой группе, и ввести строчные разрядные шины на

каждую группу. При этом размер матрицы возрастает незначительно, но становится достижимым быстродействие при считывании порядка 5-10 МГц.

597

Формула изобретения

Матричный накопитель, содержащий столбцы МДП-транзисторов, о т л и чаюшийся тем, что, с целью получения электрически Перепрограммируемого накопителя, между МДП-транзисторами включены бистабильиые МДПэлементы, причем затворы МДП-тран- зисторов каждого столбца матрицы объединены и являются одними адресными шинами, а затворы бистабильных МДПэлементов каждой строки матрицы также

12-4 объеди} еиы и являются другими адресными шинами.

Источники информации, принятые во внимание при экспертизе. l.T.Hacf warci et аЕ. U-channe Si-ofPte . MNOS device for tiicrh speed ЕЛРОМ .- Jap. J. o Лррг. .

voe. -(B.gig, suppe. 8-).p.p. 2i-2(.

2. H. Kowoicjoe otndl N. TSUJ. Hinimom Sire ON Structure CompaiibPe mhtti Sieicon-Qate Й/D Mos LSJ.-JEEE J.of SoPid -State Circuits, 1976,vot. SC-f-t, ЛГ° 3, p.p. 3()0-ЗЬ4 ( прототип).