Устройство для вычисления тригонометрических функций Советский патент 1986 года по МПК G06F7/548 

Изобретение относится к вычислительной технике и может быть использовано в специализированных и универсальных вычислительных мапшнах.

Целью изобретения является повышение быстродействия.

На чертеже представлена блок-схема устройства.

Устройство, содержит вход I аргумента j регистр 2 адреса, блок 3 памяти, кoм fyтaтop 4 р накапливающий сумматор 5s буферный регистр 6, блок 7 памяти, буферный регистр 8, сдвигатель 9, группы элементов И 10 и 11, группу элементов ИЛИ I2, на- капливающий сумматор 13, схему 14 сравнеш я, элемент И 15, входы 16-19

Устройство работает следующим образом.

В первом такте аргумент х, содержащий (п+1) разрядS где п число разрядов аргументаJ и один управляющий разряд записываются в регистр адреса. Старшие тп разрядов, включая управляющий разряд, поступают на первый блок 3 памяти, где в зависимости от состояния управляющего разряда считывается либо sinx, либо cosx. Для определенности вычисляется функция sinx, чему соответствует О в управляющем разряде. Тогда в первом

такте считьгеается sinx , где х„-обозначение (га-1) старших разрядов аргумента. По сигналуJ noCTynawDieMy на вход 17, коммутатор пропускает sinx на сумматор и записывает его как начальное условие.

Во втором такте в регистр 2.запи- сьшается аргумент х, содержащий в управляющем разряде 1, Старшие m разрядов аргумента поступают на первый блок памяти, а младшие (п+1-m) разрядов - на второй блок памяти. По сигналу, поступающему на вход устройства 18, в регистр 6 записывается величина COSX из первого блока памяти из второго блока памяти в регистр 8 .записывается величина ах перекодирования в специальный код, где АХ - (n-i-l-m) младших-разрядов аргумента. Специальный код представляет собой код, в котором устранены нулевые разряды. В этом коде каждая цифра содержит (It) разряд. В разрядах записывается число, соответствующее количеству нулей предществующих значащей цифре, а в (f-f-l) разряде записывается сама значащая цифра. Для того, чтобы количество нулей в исходном .

S

0

5

5

числе было больше, оно предварительно преобразуется из двоичного кода в знакоразрядный двоичный код. При этом. значащими цифрами являются +1 или -1. В E-i-l разряде при наличии +1. записывается О, а при -1 записывается 1. Например, пусть задано число 0,01I10110« Промежуточная форма в знакоразряд- ной системе O.lOOOfoiO. Окончательно в форме специального кода получают РООД ,0111 ЛОЦ II 10. Хотя в промежуТ-V - - -v- --v - - Е f f точной форме три значащих разряда, в специальном коде имеются четыре значащих разряда. Это необходимо из следующих обстоятельств. Специальный код не имеет средств для обозначения нуля. Если промежуточный код оканчивается нулями, в промежуточную форму добавляется такое число нулей, какое максимальное число без единицы может записано быть в Р разрядах- В последнем (t+1) разряде ставится значащая единица. В этом случае сдвиг практически на двойную длину выводит число за разрядную сетку и добавочная значащая единица не .оказывает влияния на вычисления. Преобразуя обратно в промежуточную 0 форму специальный код, получают O.lOOOTOlD, 0000001. .

Так как спецкод э.квивалентен зна- корпзрядному двоичному коду., то он

.. тп 1 ч содержит (. -- 4-1) значащих разрядов

5

0 N

0

где m,j - разрядность младшей части числа. Для представления количества нулей необходимо log m, таким, образом, общее число бит спецкода равно

N(log,m,l) ( |i +1).

При этом ( и m 8) , откуда .

Самым неблагоприятным будет код 0.10101010, которому соответствует спецкод 00100100010001001110. В регистр 8 считывается весь код сразу. Старшие три разряда поступают на сумматор 13 и сдвигатель 9. Значащий (четвертый) разряд поступает на группы элементов И 10 и П .

В третьем .такте происходит умножение cosXp, хранящегося в регистре б, на старший разряд дх, хранящийся в регистре 8. С зтой целью I старших разрядов спецкода поступают на вход сдвигателя 9, на другой вход которого поступает величина cosx . В зависимости от величины числа, записанного в f битах текущего разряда спецкода, величина cosx умножается на 2 . На первом выходе сдв.ига- теля появляется инверсия величины С08Х, поступающая из регистра 6, сдвинутая на ( f. +1) разряд, на втором выходе выдается эта же величина в прямом коде, В зависимости от состояния (1+1) бита текущего разряда спецкода открываются элементы И пер- вой группы 10-1 в (+1) бите или элементы И второй группы 11-0 в (1+1 бите.

Через группу элементов ИЛИ инверсия или прямой код сдвинутой вели- чины cosxp поступает через коммутатор на вход сумматора 5. По сигналу, поступающему на вход устройства 16 и появляющемуся на выходе элемента 15, происходит сложение величин с выхода коммутатора и содержимого сумматора 5, сложение содержимого сумматора 13 со старшими Г битами разря- да спецкода из регистра 8 и запись сдвинутого числа, хранящегося в ре- гистре 6, с выхода прямого кода сдвигателя 9 в регистр 6.

Затем вновь подается сигнал на вход 16 и действия третьего такта повторяются. Это происходит до тех пор, пока величина в накапливающем сумматоре I3 не окажется равной или больше „ , Тогда на выходе схемы

ПО А

сравнения формируется логический нуль и работа устройства прекращается. В сумматоре 5 формируется искомая величина функции sinx или cos x

Формула изобретения

Устройство для вычисления тригонометрических функций, содержащее регистр адреса, первый блок памяти, два буферных регистра, первую группу элементов И и первый накапливающий сумматор, причем вход аргумента устройства соединен с информационным входом регистра адреса, выход которого соединен с адресным входом первого блока памяти, отличают е ее я тем, что, с целью повышения быстродействия, в него введены второй блок памяти, второй накаВНИИПИ Заказ 3091/51

Тираж 671

Подписное

Произв.-полнгр, пр-тие, г. Ужгород, ул. Проектнаяг

j

5 0 5

-

5

0

5

пливающий сук{матор, вторая группа элементов И, группа элементов ИЛИ, коммутатор, сдвигатель, схема сравнения и элемент И, причем Выход регистра соединен с адресным входом второго блока памяти, вьгход которого соединен с информационным входом первого буферного регистра, выход ,, трех старших разрядов которого соединен с информационным входом первого накапливающего сумматора и управляющим входом сдвигателя, а выход младшего разряда - с первыми входами элементов И первой и второй групп, вторые входы которых соединены с инверсным и прямым выходами разрядов- сдвигателя, информационный .вход которого соединен с выходом второго буферного регистра, информационные входы первой и второй групп которого соединены соответственно с прямым выходом сдвигателя и выходом пёрвоТо блока памяти, выход которого подключен к первому информационному входу .коммутатора, второй информационный и управляющий входы которого соединены соответственно с выходами элементов - ИЛИ группы и установочным входом начальной установки второго накапливающего сумматора, информационный, вход и тактовый вход которого соедиг нены Соответственно с выходом коммутатора и выходом элемента И, выход которого подключен к тактовым входам первого накапливающего cyt-e aropa и первого и второго буферных регистров, входы разрешения записи первого и второго буферных регистров соединены с входом задания режима устройства, тактовый вход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом схемы сравнения, первый и второй входы которой соединены соответственно с выходом первого накапливающего сумматора и входом задания максимального числа в заданной разрядности устройства, вьгход которого соединен с выходом второго накапливающего сумматора, выходы элементов И первой и второй соединены соответственно с первыми и вторыми входами элементов Ш1К группы.

Тираж 671

Подписное

Изобретение относится к вычислительной технике и может быть использовано в специализированных и универсальных вычислительных машинах. Цель изобретения - повышение быстродействия. Цель достигается за счет применения специального кода, где устранены нули. Устройство содержит регистр 2 адреса, блоки 3 и 7 памяти, коммутатор 4, накапливающие сумматоры 5 и 13, буферные регистры 6 и 8, сдвигатель 9, группы элементов И 10 и 11, группу элементов ИЛИ 12, схему 14 сравнения, элеto СО о 4:: О сл