Запоминающее устройство Советский патент 1982 года по МПК G11C17/00 

(54J ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

1

Изобретение относится к вычислительной технике и предназначено для использования в ЦВМ с повышенными требованиями к информационной надежности .

Известно запоминающее устройство, содержащее накопитель, формирователи адресных и разрядных токов, числовой регистр и усилители считывания со стробированием Г 1 3.

Однако в данном устройстве не предусмотрено плавающее стробирование, учитывающее изменение параметров импульсов считывания из-за изменений внешних условий, значение которых влияет на величину, форму и задержку сигналов чтения 1, а также в нем не предусмотрено отслеживание уровня дискриминации что определяется изменением вышеуказанных параметров сигналов чтения 1.

Наиболее близким к изобретению является запоминающее устройство.

содержащее накопитель, соответствующие входы которого подключены к выходам (1)ормирователей адресных и разрядных токов, выходы накопителя соединены с одними входами соответствующих предварительных усилителей, выходы которых подключены к одним входам усилителей считывания, выходы которых подключены к соответствующим входам регистра числа, выход которого соединен с первым входом формирователя разрядных токов, и вход формирователя адресных токов подключен к кодовой шине, другие входы

15 подключены соответственно к выходам формирователя строба и формирователя уровня дискриминации 2 Т.

Недостатком этого устройства является то, что в нем не предусмЬт|эено плавающее стробирование, учитывающее изменение токов опроса от различных условий, и не учтено необхоДи ое изменение уровня дискриминации при изменении параметров считанных сигналов. Цель изобретения - повышение надежности запоминающего устройства. . Поставленная цель достигается тем что в запоминающее устройство введены эмиттерный повторитель, дискриминаторы уровня, триггеры, элементы И, два элемента ИЛИ, ключи, балластные элементы, блок задержки и дифференцирующий элемент, причем вход дифференцирующего элемента соединен с выходом формирователя адресных токов, выход дифференцирующего элемента под ключен к входу эмиттерного повторителя, выход которого соединен с входами дискриминаторов уровня, соответствующие выходы которых соединены с первыми входами соответствующих триггеров, вторые входы которых соединены с выходом первого элемента ИЛИ, выходы триггеров подключены к соответствующим входам элементов И и ключей, вторые входы элементов И соединены с.соответствующими выходами элемента задержки, выходы элементов И подключены к входам второго элемента ИЛИ, выход которого подключен к входу формирователя строба и первому входу первого элемента ИЛИ, второй вход элемента ИЛИ и вход блока задержки подключены к кодовой шине, одни выходы ключей подключены к кодовой шине, другие - к входу формирователя уровня дискриминации. На чертеже изображена функциональ ная схема запоминающего устройства. Устройство сбдержит накопитель 1, формирователи 2 и 3 адресных и разрядных токов, кодовую шину k, числовой регистр 5, усилители 6 считывания, предварительные усилители 7 считывания,формирователь 8 строба, формирователь 9 уровня дискриминации КЛЮЧИ 10,балластные элементы 11,триг геры 12,элементы 13 И,элементы U и ИЛИ,дифференцирующий элемент 16,эмит терный повторитель 17,дискриминаторы 18 уровня, блок 19 задержки. Устройство работает следующим оЬразом. В режиме считывания из кодовой шины k поступают управляющие сигналы на второй вход второго элемента ИЛИ 15, на первый вход фйриироватепей 2 адресных токов и на вход блока 19 задержки. По этим управляющим импульсам происходит сброс триггеро 9 3 - 4 12 в положение О, запуск формиро- вателей 2 адресных токов для выборки соответствующего числа из накопителя 1 и запуск блока 19 задержки. При этом сигналы чтения поступают на первые входы предварительных усилителей 7 считывания и могут иметь разные амплитуды, разную форму и задержку в зависимости от фронта, адресного тока и его амплитуды, которые могут изменяться от одного адреса к другому и от изменения внешних условий считывания. Для того, чтобы учесть эти изменения, т.е. учесть время стробирования и уровень дискриминации с второго выхода формирователей 2 адресных токов, адресные токи поступают на вход дифференцирующего элемента 16, импульс с выхода которого соответствующей ,амплитуды поступает на эмиттерный повторитель 17 и далее на дискриминаторы 18 уровня. Причем в зависимости от амплитуды этого импульса устанавливаются в 1 все или некоторые триггеры 12, потенциалы которых подаются на входы элементов 13 И и входы ключей 10. Количество триггеров 12, находящихся в положении 1, определяет количество балластных элементов 11, подключенных через ключи к формирователю 9 уровня )иминации, что позволяет устанавливать соответствующий уровень дискриминации сигнала чтения на усилителях 6 считывания, т.е. большой уровень дискриминации при коротком фронте адресного тбка и наоборот. Кроме того, выходы с блока 19 задержки подключены так, что его выходы, на которых появляются сигналы раньше, подключены к вторым входам элементов 13 И, которые подключены к триггерам 12, соответственно подключенными к дискриминаторам18 уровня с разным пороf. срабатывания. За счет этого формироаатель 8 строба через первый элемент k ИЛИ cpa6aTbrBaet раньше при крутом фронте адресного тока и позднее - при его увеличении, что позволяет отслеживать необходимое время подачи импульса строба. При этом за счет того, что с выхода элемента 1 ИЛИ подается сигнал также на первый вход элемента 15 ИЛИ, происходит триггеров 12 в положение О, поэтому повторная подача импульса строба на предварительные

усилители 7 считывания предотвращается.

В режиме записи предлагаемое запоминающее устройство работает обычным образом. Запись числа происходит в соответствии с числом, принятым из кодовой шины k в числовой регистр 5.

Таким образом, введение е запоминающее устройство дифференцирующего элемента, эмиттерного повторителя, дискриминаторов уровня, триггеров, элементов И, двух элементов ИДИ, ключей, балластных элементов и блока задержки повышает одни из основных характеристик, т.е. помехозащищенность и информационную надежность.

Формула изобретения 20

Запоминающее устройство, содержащее накопитель, соответствующие входы которого подключены к выходам формирователей адресных и разрядных 25 токов, выходы накопителя соединены с одними входами соответствующих предварительных усилителей, выходы которых подключены к одним входам усилителей считывания, выходы кото- 30 рых подключены к соответствующим входам регистра числа, выход которого соединен с первым входом формирователя разрядных токов, один из входов числового регистра, второй вход фор- 35 мирователя разрядных токов и вход формирователя адресных токов подключены к кодовой шине, другие входы предварительных усилителей и усилителей считывания подключены соответ- 40 ственно к выходам формирователя строба и формирователя уровня дискриминации, отличающееся тем, что, с целью повышения надежности, в него введены эмиттерный повторитель, дискриминаторы уровня, триггеры, элементы И, два элемента ИЛИ, ключи, балластные элементы, блок задержки и дифференцирующий элемент причем вход дифференцирующего элемента соединен с выходом формирователя адресных токов, выход дифференцирующего элемента подключен к входу эмиттерного повторителя, выход которого соединен с входами дискримнаторов уровня, соответствующие выходы котороых соединены с первыми. входами соответствующих триггеров, вторые входы которых соединены с выходом первого элемента ИЛИ, выходы триггеров подключены к соответствующим входам элементов И и ключей, вторые входы элементов И соединены с соответствующими выходами элемента задержки, выходы элементов И подключены к. входам второго элемента ИЛИ, выход которого подключен к входу формирователя строба и первому входу первого элемента ИЛИ, второй вход элемента ИЛИ и вход блока за,держки подключены к кодовой шине, одни выходы ключей подключены к кодовой шине, другие - к входу формирователя уровня дискриминации.

Источники информации, принятые во внимание при экспертизе

2.Гальперин Е.И., Гордонов А.Ю. Специальные элементы запоминающих устройств ЭВМ на полупроводниковых приборах. М., Советское радио , 1971, с. 162 (прототип).