Синтезатор частот Советский патент 1982 года по МПК H03L7/22 

(54) СИНТЕЗАТОР ЧАСТОТ Изобретение относится к радиотехнике и может быть использовано в технике свя зи, радиопокадии и импульсной технике. Известен синтезатор частот, содержащий соединенные в кольдо управляемый генератор, делитель частоты с переменным коэффициентом дёлеавя, фазовый детектор, сумматор я фильтр нижних частот, последовательно соединенные частотный дискриминатор и блок предварительной настройки, первый выход которого подключен к /дзугому входу сумматора, последовательно соединенные опорный генератор и делитель опорной частоты, при этом первый вход частотного дискриминатора подклк чек к выходу делителя частоты с переме ным коэффидиентом деления, а вторые входы фазового детектора и частотного дискриминатора объединены и подключены к выходу делителя опорной частоты, в фор мирователь кодов коэффшшентов деления, первый выход которого соедянен с управляющим входом делителя частоты с пере мешшм коэффидиентом деления tl }. Недостатком известного синтезатора частот является малое быстродействие, сяределяемое номиналом частоты сравнения и количеством циклов регулирования при настройке на требуемую частоту. Цель изобретения - повышение быстродействия. Поставленная дель достигается тем, что в синтезатор частот, содержащий соединенные в кольцо управляемый генератор, делитель частоил с переменным коэффидиентом деления, фазовый детектор, сумматор и фильтр нижних частот, последовательно соединенные частотный дискриминатор в блок предварительной настройки, первый выход которого подключен к другому входу сумматора, последовательно соединенные опорный генератор и делитель опорной частоты, при этом пертый вход частотного дискриминатора подключен к выходу делителя частоты q переменным коеффионентом деления, а вторые входы , азового детектора и частотного дискриминатора объединены н подключены к вы ходу делителя опорной частоты, и формирователь кодов коэффициентов деления, первый выход которого соединен с управ ляющим входом делителя частоты с переменным коэффициентом деления, между другим выходом блока предварительной настройки и входом формирователя кодов коэффихшентов деления введены последовательно соединенные индикатор настройки и задатчик коэффициентов деления, а между вторым выходом .формирователя кодов коэ(и1шентов деления и другим входом, задатчика коэффициентов деления введен анализатор точности установки частоты, другой вход индикатора настройки соединен с третьим выходом формирователя ко ДОН коэффициентов деления, а делитель опорной частоты вьшолнен в виде делителя частоты с переменным коэффициентом деления- и его управляющий вход подключен к четвертому выходу формирователя кодов коэффициентов деления. На чертеже приведена структурнаяэлектрическая схема синтезатора частот. Синтезатор частот содержит управляемый генератор 1, делитель частоты с переменным коэффициентом деления (ДПКД 2, фазовый детектор (ФД) 3,опорный ге нератор 4, делитель 5 опорной частоты. формирователь 6 кодов коэффициентов де- ления, частотный дискриминатор 7, блок 8 предварительной настройки, сумматор 9, фильтр нижних частот (ФНЧ) 1О, индикатор 11 настройки, анализатор 12 точности установки частоты и задатчик 13 коэффициентов деления. Синтезатор частот работает следующи образом. Процедура настройки синтезатора со- I стоит из двух этапов. Первый этап - пред,варительная грубая настройка, осуществля мая блоком 8 предварительной настройки по сигналам частотного дискриминатора 7 Блок 8 предварительной настройки осуJlцecтвaяeт сканирование управляющего напряжения, запоминает уровень напряжени настройки, вырабатывает сигнал окончания этапа. Частота управляемого генератора 1 вводится в полосу синхронизации контура фазовой автоподстройки частоты, в состав которого входит ДПКД 2, ФД 3, сумматор 9 и ФНЧ 10. На втором этапе настройки по сигналу ФД 3 производится точная настройка управляемого генератора 1 на требуемую частоту. При этом возможны два режима работы, выбор которых осуществляется задатчиком 13 коёффиоиентов деления по сигналу анализатора 12. Задатчик 13 коэффициентов деления принимает решение о. режиме работы фэр- мирователя 6 кодов коэффициентов деления ДПКД 2 и делителя 5 опорной частоты. Алгоритм принятия решения можно описать следующим образом: , , где С - выходной сигнал задатчика 13 коэффициентов деления, задающий режим работы формирователя 6 кодов с коэф41И циентами деления Пд и п ; С - выходной сигнала задатчика 13 коэффициентов деления, задающий режим Работы формирователя 6 кодов с коэф4) огциентами деления Ъ - выходной сигнал индикатора 11 настройки, соответствующий этапу точной настройки; Ь - выходной сигнал индикатора 11 настройки, соответствующий этапу предварительной настройки I АПКА д коэффициенты деления ДПКД 2 соответственно на этапе точной и предверительной настройки; - коэффициенты деления делите ог,ог ля 5 опорной частоты соответственно на этапе точной и предварительной настройки; а - сигнал с выхода анализатора 12, если точность настройки синтезатора на номинал частоты т гпздд, 5 - сигнал с выхода анализатора 12, если m 7 m jQ - точность установки частоты, заmданная для данного синтезатора. Задатчик 13 коэффициентов деления может быть реализован с помощью комбинационной логической схемы. Формирователь 6 кодов вьтолняет следующие операции: вычисляет значения коэффшшентов п и запоминает их; при помощи аппарата ценных дробей и запомивычисляет значения п дпкА ог нает их; на этапе предварительной настройки по команде с задатчика 13 коэффигиентов деления подает на управляющие входы ДПКД 2 и делителя 5 опорной частоты коды коэффициентов деления Пдр,дИ Гдр, а на этапе точной настройки коды и ПОР или дпкд ог ; вычисляет относительную точность m полученного приближения подход5пцей дроби и выдает значение m на один из входов анализатора 12 точности. Функции формирователя 6 кодов могут быть реализованы микро-ЭВМ с соответст нукицими характеристиками. Анализатор 12 точности запоминает значение точности настройки данной для данного синтезатора, сравнивает значение поступившим о формирователя 6 кодов и вырабатывает следующие сигналы для задатчика 13 коэффициентов деления а или В, Анализатор 12 точности может быть реализован с помощью.запоминающего ус ройства и комбинационной логической схе мы. Начало и конец первого этапа опреде- ляются индикатором 11 настройки, который подает соответствукядий сигнал на задатчик 13 коэффициентов деления. Алгоритм определения этапа можно оп сать следующим обршзом , Ъ dvi , где «J - сигнал начала этапа предварител ной настройки с выхода формирователя 6 кодов; е - сигнал окончания этапа предвари тельной настройки с выхода блока 8 пред варительной настройки. Кроме того, инди катор 11 настройки запоминает факт выработки сигналов fc и Ь на время соответствующего этапа. Предлагаемый синтезатор частот дает возможность повысить быстродействие, так как в нем сокращается наиболее продолжительный этап-этап предварнгельной настройки на любую частоту из дискретного множества. При этом сохраняется высокая точность установки требуемого номинала выходной частоты. Формула изобретения Синтезатор частот, содержащий соединенные в кольцо управляемый генератор, делитель частоты с переменным коэффициентом деления, фазовый детектор, сумматор и фильтр нижних частот, последовательно соединенные частотный дискриминатор и блок предварительной настройки, первый выход которого подключен к другому входу сумматора, последовательно соединенные опорный генератор и делитель опорной частоты, (приэтом первый хрд1 частотного дискриминатора подключен к выходу делителя частоты с переменным коэффициентом деления, а вторые входы фазового цетектора и частотного дискриминатора объединены и подключены к выходу делителя опорной частоты, и формирователь кодов коэффициентов деления, первый выход которого соединен с управляющим входом делителя частоты с переменным коэффициентом деления, отличающийся .Teiyj, что, с целью повьпиения быстродействия, между другим выходом блока предварительной настройки и входом формирователя кодов коэффициентов деления введены последователыю соединенные индикатор настройки и задатчик коэффициентов деления, а между вторым выходом формирователя кодов коэффициентов деления и другим входом задатчика коэффициентов деления введен анализатор точности установки частоты, другой вход индикатора настройки соединен с третьим выходом формирователя кодов коэффициентов деления, а делитель опорной частоты выполнен в виде делителя частоты с переменным коэффициентом деления и его управлякяиий вход подклк « чей к четвертому выходу формирователя кодов коэффициентов пеления. Источники информации, принятые во внимание при экспертизе 1. Зарецкий М. М. и др. Синтезаторы частоты с кольцом фазовой автоподстройки. Л., Энергия, 1974, с. 2О5 - 211 (прототип),