Устройство для измерения и регистрации скорости и направления течений Советский патент 1983 года по МПК G01P5/00 G01P13/00 

(54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ И РЕГИСТРАЦИИ СКОРОСТИ И НАПРАВЛЕНИЯ ТЕЧЕНИЙ

Изобретение относится к океанографи ческому приборостроению и может быгть использовано в глубоководных аш1а|ратах для измерения и регистрации параметров подводных течений. По основному авт. св. № 276549 известно устройство для нзмерейия и регистрации скорости и направления течений, содержащее приемник скорости потока, выполненный в виде винта, корпус и размешенные в нем приемник направления, вьпсод которого через первый временной преобразователь (последовательно соединенные фазовращатель и .преобразователь фазы во временной : интервал) подключен к одному из сигна ных входов блока коммутации, импупьс ный прео азователь числа обороте винга, магнитосвязанный. с приёмником скорости потока и подключенный через второй временной преофазователь (преобразователь частоты повторения импуль сов во временной интервал) к другому сигнальному входу блока коммутации. третий вход которого соединен с блоком питания, а выход - со входом блока цифрового пересчета, и блок магнитной памяти (регистратор), подключенный к выходу блока цифрового пересчета 1 3Недостатком известного устройства является низкая достоверность получаемых , результатов, обусловленная тем, что импульсы, формируемые временными преобразователями, могут частично совпадать Во времени (фиг. 1, б и в). В этом случае блок коммутации, переключая каналы (например, с канала, в котором формируется результат измерения мгновенного значения направления течений (фиг. 1, 6-1), на второй канал, в котором формируется результат измерения мгновенного значения скорости течений (фиг. 1 6-2), подключает на вход блока цифрового пересчета не целый импульс (с выхода временного преобр зователя второго канала), в длительности которого содержится полезная информация об измеряемом параметре ( в данном. случае о скорости течений), а толь ко часть его {заштриховано на фиг. 1,6-3) В результате будет закодирована и записана (как здесь, так и в случае фиг. 1, в при переключении со второго канала на первый )ложная информация, не соответствующая истинному значению измеряемого параметра; при этом ее достоверность после считывания с регйстратора и воспроизведения в форме удобной для восприятия оператором, оче видно, окажется недостаточной для оценки состояния подводной среды. Цель изобретения - повышение достоверности получаемых результатов при любом временном положении импульсов относительно друг друга путем усовершенствования известного устройства. Поставленная цель достигается тем, что в устройство введен логический блок состоящий из двух формирователей, трех D-триггеров, двух элементов И и элемейта НЕ, а блок коммутации состоит из двух элементов И и одного элемента ИЛИ, причем выход первого временного преобразователя соединен с первым входом первого элемента И блока коммутации, а через первый формирователь - с первым входом первого элемента И логического блока, второй вход которого подключен к D-входу и инверсному выходу третьего D-триггера и к третьему входу первого элемента И блока ком мутации, а выход - к -входу второг-о D-триггера и к С -входу первого D-три гера, -вход которого соединен с выходом второго элемента И логического бло ка и с С-входом второго Д) -триггера, а в ход - со вторым входом первого элемента И блока коммутации, выход которого подключен к первому входу элемента ИЛИ, выход которого подключен через элемен НЕ к С-входу третьего D -триггера и является выходом блока коммутации, вы ход второго временного преобразователя соединен с третьим входом второго элемента И блока коммутации, а через второй формирователь - с перкым входом второго элемента И логического блока, второй вход которого подключен к выходу третьего D-триггера и к первому входу второго элемента И блока коммутации, при этом выход второго О -триггера соединен со вторым входом второго элемента И блока коммутации, выход которого подключен ко второму входу элемента ИЛИ.. Сущность изофетения заключается в том, что дополнительно введенный в состав устройства логический блок анализирует временное положение выходных импульсов преобразователей относительно друг друга и по результатам анализа формирует управляющие сигналы для блока коммутации таким образом, чтобы подключить ко входу блока цифрового пересчета импульсы, несущие информацию и направлении и скорости течений, поочередно (если они не совпадают во времени, фиг. 2, а - 3; для наглядности все импульсы пронумерованы )или поочередно, исключая частично совпадающие во времени импульсы (фиг. 2, б-З и .в-3).g Логический блок необходим для анализа временного положения выходных импульсов Временных преобразователей относительно друг друга и формирования управляющих сигналов для блока коммутации. Первый (второй) формирователь в составе логического блока необходим для формирования короткого импульса наносекундной длительности в момент времени, соответствующий переднему фронту поступающего на его вход импульса, несущего информацию и направленности (скорости) течений. Элементы И в составе логического блока необходимы для управления моментом включения соответствующих D -триггеров. Элемент НЕ, подключенный к третьему входу логического блока, необходим для управления моментом переключения третьего D -триггера, который (как и первые два D -триггера) необходим для формирования управляющих сигналов, поступакидих далее, на блок коммутации. Приведенная совокупность признаков является также и достаточной для повышения достоверности получаемых результатов. На фиг. 1 показаны временные диаграммы, иллюстрирующие процесс измерения в известном устройстве и причину невысокой достоверности получаемых в нем результатов; на фиг. 2 временные диаграммы,поясняквдие сущность предлагаемого технического решения; на фиг. 3 и 4 - cooTBetCTBeHHO структурные схемы устройства и одного из его урлов - логического блока; на фиг. 5 и 6 - временные диаграммы работы логического блока (совместно с блоком коммутации) для двух возможных вариантов расположения во времени измеряемых импульсов относительно друг друга. Устройство содержит (фиг. 3) приемник 1 .скорости потока, корпус 2 и размешенные в нем приемник 3 направления, выход которого подключен ко входу временного преобразователя 4, импульс ный преофазрватель 5 числа оборотов, магнитосвязанный с приемником скорости потока и подключенный ко входу временного преобразователя 6, логический блок 7, входы 8 и 9 которого соединены с выходами соответствующих временных преобразователей, а выходы 10 - 13 - с управлякяцими входами блока 14 коммутации,сигнальные входы которого соединены с выходами ,соот ветствукяших временных преобразователей, а выход подключен к входу 15логического блока и к входу блока 16 цифрового пересчета, блок 17 магнитной памяти (регистратор), подключенный к выходу блока цифрового пересчета, и блок 18 питания, связанный со всеми узлами устройства (на рисунке, с целью его упрощения, показана только одна связь - с блоком коммутации). Кроме того, в состав блока коммутации входят :элементы И 19, 2О и ИЛИ 21,.а в сое тав логического блока (фиг. 4) - форми рователь 22, вход которого подключен к первому входу логического блока, а выход через элемент И 23- ко входу С первого D -триггера 24 и ко входу .R второго D-триггера 25, формировател 26, вход которого подключен ко второму входу логического блока, а выход через элемент И 27 - ко входу С втснг рого D-триггера и ко входу R первого D-триггера, элемент НЕ 28, вход которого подключен к третьему ксоду логиче кого блока, а выход - ко вкоду С третьего D-триггера 29 (включеннного по схеме счетного триггера, для чего выхо Q триггера достаточно соединить со входом .J) (фиг. 4), выходы которого соединены со вторьп ш входами элементов И, а также с первым и вторым выходами логического блока, третий и четвертый выходы которого соединены с выходами первого и второго О-триггеров соответственно. Устройство работает слудуюшим обра зом. Приемник 3 направления, выполненни например, в виде двух взаимноперпендях лярных феррозондов, один из которых ор ентирован по потоку, формирует сигналы амплитуды которых пропорциональны синусу угла ot, отображающего азимут (или направление течений в месте установки приемника). Эти сигналы подаются на временной преобразователь 4, состояший из фазовршцателя (формирует сигнал, фаза f которого пропорхгаональна азимуту) и преофазователя фаза - временной интервал (формирует имупьсы с длительностью Т пропорциональной f). Импульсы с выхода временного преобра зователя 4 поступают на вход 8 логического блока 7. Приемник 1 скорости потока, вьшолненный в виде винта, и магнитосвязанный с нимимпульсный преобразователь 5 числа оборотов образуют индукционный тахометр. За счет магнитной связи в обмотке импульсного преобразователя 5 индуцируются импульсы, следующие с частотой f , пропорциональной скорости V те-, чений в месте установки приемника. Временной преобразователь 6 (выполненный в виде преобразователя частота-временной интервал) лреобразует их в импульсы с длительностью Tj, пропорциональной f ; далее эти импульсы подключаются ко входу 9 логического б1}рка 7. Частоту повторения этих импульсов удобно выбрать равной частоте импульсов с выхода временного преобразователя 4 (этот случай и рассматривается далее); однако в зависимости (Уг условий проведения эксперимента одна из указанных частот может быть меньше (больше) другой, при этом логика работы устройства остается прежней: поочередное подключение каналов с исключением частично совпадающих во времени импульсов). Логический блок анализирует временное положение поступающих на его входы 8 и 9 импульсов и по результатам анализа формирует управляющие сигн1алы (снимаются с выходов 1О-13) для блока 14 коммутации (который, в свою . очередь, управляет блоком 7 по входу 15последнего) с тем, чтобы подклк чить к входу блока 16 ци(}фового пересчета импульсы, несушие информацию о направлении и скорости течений (поступают на сигнальные входы блока коммуташга, поочередно, если они не совпадают во времени, или поочередно, исключая совпадающие во времени импульсы. Бпок 16цифрового пересчета реализует операцию кодирования длительности указанных импульсов и выдает результат этой сшерациа на регистратор 17 куда такжб заносится.признак канала с блока 7 (эта связь на фиг. 3 не показана). Информация, хранящаяся в регистраторе, после проведения эксперимента мсисет быть считана любым из известных методов. Анализ временного положения поступающих на входы 8 и 9 логического блока 7 импульсов, и управление блоком 14 коммутации осуществляются следующим образом. Если указанные импульсы разнесены во времени (фиг. 5-1 и 2; цифры после тире указывают на порядковые номера временных диаграмм), формирователь 22 логического блока 7 (фиг. 4) формирует короткие (наносекунд ной длительности) импульсные сигналы (фиг. 5-3), соответствующие передним фронтам импульсов с выхода временного преобразователя 4, установленного в канале направленная течений (фиг. 5-1), а формирователь 26 - такие же импульсны сигналы (фиг. 5-4) в моменты времени, соответствующие передним фронтам импульсов с выхода временного преобразователя 6, установленного в канале скорости течений (фиг. 5-2). В зависимости от положения D -триггера 29 импульсны сигнал с выхода формирователя 22 (26) должен пройти на вход CD-триггера 24 (25) через элемент И 23(27), управляемый потенциалом высокого Уровня с выхода 0(0) D-триггера 29. ДопусТИМ, что в исходном состоянии схемы последний находится в положении , при котором на его единичном выходе М (фиг. 5-5) - потенциал низкого уровня, соответствуклцего уровню логического нуля (в дальнейше1«{- отенциал О), а на нулевом выходе О.(фиг. 5-6) - раз решающий потенциал высокого уровня, соответствующего уровню логической единицы (вдальнейшем потенциал 1), подготавливающий элемент И 23. При сра1батывании формирователя 22 импульс ный сигнал с его .выхода (фиг. 5-3) проходит через элемент И 23 (фиг. 5-7 на вход С D-триггера 24, тактируеыого передним фронтом этого сигнала и устанавливаемого в положение 1 (фиг. 5-8) потендиалом высокого уровня, поданным на его вход D. Одновременно срабатывает элемент И 19 блока 14 коммутедий (фиг. 5-9), подключенны к выходу временного преобразователя 4 (фиг. 5-1) и к выходам 1О и 11 логического блока 7 (фиг. 5-6 и 8); на выходе элемента ИЛИ 21 блока 14 появляется потенциал 1 (фиг. 5-14), который инвертируется элементом НЕ 2 блока 7 (фиг. 5-1О) и подается на вход С D-триггера 29. В.момент времени, соответствукшгий заднему фронту импупь са с выхода временного преобразователя 4 (фиг. 5-1), потенциал на выходах элементов И 19 и ИЛИ 21 блока 14 скачком изменяется до уровня логического нуля (фиг. 5-9 и 14) и передним фронтом импульса с выхода элемента НЕ 28 (т.е. перепадом потенциала с низкого на высокий уровень, фиг. 5-10) D триггер 29 перебрасьюается в положение 1, npvf котором на его единичном выходе Q - разрещающий потенциал 1 (фиг. 5-5; подготавливается элемент И 27), а на нулевом выходе Q- потенциал О (фиг. 5-6). При срабатьшании формирователя 26 импульсный сигнал с его выхода (фиг. 5-4) проходит через элемент И 27 (фиг. 5-11) на вход R D -триггера 24, возвращаяего в исходное положение О (фиг. 5-8)Г и на вход С .D-триггера 25, тактируемого передним фронтом этого сигнала и устаиавливаемого в положение 1 (фиг. 5-12) потенциалом высокого уровня, поданным на его вход D Одновременно срабатвает элемент И 20 блока 14 (фиг. 5-13), подключенный к выходу временного преобразователя 6 (фиг. 5-2) и к выходам 12 и 13 логического блока 7 (фиг. 5-5 и 12); на выходе элемента ИЛИ 21 блока 14 вновь появляется потенциал 1 (фиг. 5-14), который инвертируется элементом НЕ 28 блока 7 (фиг. 5-10) и подается на вкод CD-триггера 29. Б момент времени, соответствующий заднему фронту импульса с выхода временного преобразователя 6 (фиг. 5-2), потенциал на выходах элементов И 2.0 и ИЛИ 21 блока 14 скачком изменяется до уровня логаческого нуля (фиг. 5-13 и 14) и передним фронтам импульса с выхода элемента НЕ 28 (фиг. 5-10) D -триггер 29 возвращается в положение О. После этого работа рассматриваемЩ блоков устройства протекает аналогично изложенному вьпие, при этом g выхода блока коммутации на вход блока цифрового пересчета подаются импульсы обоих каналов поочередно (фиг. 5-14). В качестве признака того или иного канала - нала направления (скорости) течений, записываемого, как было отмечено выше, в регистратор 17, может быть использован потенциал 1 с выхода fl(fi) -триггера 29. Если импульсы, поступающие на входы 8 и 9 логического блока 7, частично совпадают во времени (фиг. 6-1 и 2), первый го тульсный сигнал с выхода формирователя 22 (фиг. 6-3) пройдет через эпемент И 23 (фиг. 6-7), открытый разрешакшим потенциалом 1 с выхода В -триггера 29 (фиг. 6-6), и . установит D -триггер 24 в положение (фиг. 6-8). Одновременна сработает элемент И 19 блока 14 коммутации (фиг. 6-9), подключенный к выходу временного преобразователя 6 (фиг. 6-2) и к выходам 12 и 13 логическог Блока 7 (фиг. 6-6 и 8); при этом на выходе элемента -ИЛИ 21 блока 14 появляется потешгаал (фиг. 6-14), который инвертируется элементом НЕ 28 блока 7 (фиг. 6-10)и подается на вход С D -триггера 29. Первый импульсный сигнал с выхода формирователя 26, появляющийся при срабатьгоании последнего (фиг. 6-4), не может пройти на вход CD-триггера 25, так как на втором входе элемента И 27, управляк щего моментом переключения указанного триггера, - потенциал О с выхода Q D-триггера 29 (фиг. 6-5); соответстувенно импульс, с выхода временного пр образователя 6 (фиг. 6-2) не момсет пройти через блок коммутации тогда, ко да на другом сигнальном входе этого блока присутствует импульс с выхода Временного преобразователя 4 (фиг. 6-1 Это необходимо для того. что&.1 исключить эффект перекрытия во времени (наложения друг на друга) импульс на входе блока 16 цифрового пересчета. В момент емени, соответствукидий заднему фронту с выхода временного преобразователя 4 (фиг. 6-1), потенциал на выходах элементов И 19 и ИЛИ 21 блока 14 скачком изменяется до уровня логического нуля (фиг. 6-9 и 14) и передним фронтом импульса с вы хода элемента НЕ 28 блока 7 (фиг. 6-10 D-триггер 29 перебрасывается в полсякение 1°, при на его единичном ВУходе fl,- разрешающий потенциал (фиг. 6-5; подготавливается элемент И 27) а на нулевом выходе 61 -потешгиал О (фиг. 6-6). При очередном срабатывании формирователя 26 импульсный сигнал с его выхода (фиг. 6-4) проходит через элемент И 27 (фиг. 6-11) на вход RD -триггера 24, в озврашая его в исходное положение ТО (фиг. 6-8), и на вход С Dтриггера 25, устанавливается его в положение (фиг. 6-12). Одновремен но срабатывает элемент И 20 блока 14 (фиг. 6-13), подключенный к выходу временного преофазователя 4 (фиг. и к выходам 10 и . 11 логического блока 7 (.фиг. 6-5 и 12); на выходе элементе ИЛИ 21 блока 14 внокь появляется потенциал 1 (фиг. 6-14), который инвертируется элементом НЕ 7 (фиг. 6-10) и подается на вход CDтриггера 29. В момент времени, соответствующий заднему фронту импульса (второго, первый же был исключен, так как частично совпадал во времени с импульсом временного преобразователя 4) с выхода временного преобразователя 6 (фиг. 6-2), потенциал на выходах элементов И 2О и ИЛИ 21 блока 14 скачком изменяется до уровня логического нуля (фиг. 6-13 и 14) и передним фронтом импульса с выхода элемента НЕ 28 (фиг. 6-10) D -триггер 29 возвращается в исходное положение О (фиг. 6-5,6). После этого работа расматриваемых блоков устройства протекает аналогочно изложенному выше, при этом с выхода блока коммутации на вход блока цифрового пересчета подаются (в порядке следования) третий импульс с выхода временного преобразователя 4, четвертый импульс с выхода временного преобразователя 6 и т.д. (фиг. 6-14), т. е. импульсы обоих каналов поочередно, исключая частично совпадающие во времени импульсы. Предлагаемое устройство позволяет устрашггъ вероятность появления ложной информации и ошибочной интерпретации полученных результатов. Формула изобретения Устройство для измерения и регистрашш скорости и направления течений по авт. св. N9276549, отличающеес я тем, что, с налью повышения достоверности получаемых результатов, в устройство введен логический блок, состоящий из двух фop п poвaтeлeй, трех Т) - тригге ров, двух элементов И и элемента НЕ, а блок коммутации состоит- из двух элементов И и одного элемента ИЛИ, причем выход первого временного преобразователя соединен с первым входом первого элемента И блока, а через первый формирователь - с первым входом первого элемента VI логического блока, . второй вход которого подключен к D Ежоду и инверсному выходу третьего D триггера и к третьему входу первого

элемента И блока коммутадап, а выход к R -входу второго D -триггера и к С-1 входу первого D-диггера, R -вход которЬго соединен с выходом второго элемента И логического блока и с С-входом второго В-диггера, а выход - с вторым входом первого элемента И блока коммутбоши, выход которого подключен к первому кходу элемента ИЛИ, выход которого) подключен через элемент НЕ к СГ-входу третьего D -триггера и является выходом блока коммутации, выход второго временного преофазователя соединен с третьим входом второго ;элемента И блока коммутации, а через

а

фаз. i

второй формтфователь - с-первым входом второго элемента И логического блока второго, вход которого подключен к выходу третьего D -триггера и к первому входу второго элемента И блока коммутации, при этом выход второго D-триггера соединен с вторым входом второго элемента И блока коммутации, выход которого подключен к второму вхду элемента ИЛИ.

Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР № 276549, кл. U О1 Р 5/00, 1969 (прототип).

(J)uf.B

CPUS. Ц