УСТРОЙСТВО КОММУТАЦИИ ШИРОКОПОЛОСНЫХ СИГНАЛОВ Российский патент 1997 года по МПК H04Q3/52 H04M3/00 

Изобретение относится к технике связи, в частности к системам коммутации при передаче информации.

Цель изобретения повышение помехозащищенности.

На чертеже представлена структурная электрическая схема устройства.

Устройство коммутации широкополосных сигналов содержит коммутационную матрицу 1, коммутационные блоки 2, ячейки 3 памяти, декодер 4, элемент коммутации 5, первый, второй, третий и четвертый КМОП-транзисторы 6, 7, 8 и 9 соответственно.

Устройство коммутации широкополосных сигналов работает следующим образом.

Функционирование устройства происходит при поступлении сигналов от декодера 4 сигналов на ячейку 3 памяти соответствующего коммутационного блока 2. Если от ячейки 3 поступает сигнал с прямого его выхода, элемент коммутации 5 оказывается в состоянии проключения и с входных линий на выходные поступает усиленный и инвертированный цифровой сигнал. Инверторная схема на третьем и четвертом 8 и 9 КМОП-транзисторах предотвращает влияние выходных линий на входные. Если на инверсном выходе ячейки 3 появляется сигнал, то элемент коммутации 5 оказывается в состоянии запирания и на выходные линии не поступает сигнал.

Инверторная схема в данном случае подавляет перекрестные помехи.

Изобретение относится к технике связи, в частности, к системам коммутации при передаче информации. Введение в элемент коммутации 5 инверторной схемы на КМОП-транзисторах 8 и 9 позволило уменьшить перекрестные помехи путем предотвращения влияния выходных линий на входные. 1 ил.

Устройство коммутации широкополосных сигналов, содержащее коммутационную матрицу, точки пересечения входных линий и выходных линий которой образованы блоками коммутации, содержащими ячейку памяти, входы которой соединены с соответствующими декодерами, и элемент коммутации, который содержит образованную встречно-параллельно соединенными КМОП-транзисторами схему коммутации, которая соединена с соответствующей выходной линией коммутационной матрицы, причем управляющие входы КМОП-транзисторов схемы коммутации соединены соответственно с неинвертирующим и инвертирующим выходами ячейки памяти, отличающееся тем, что в каждый элемент коммутации между схемой коммутации на КМОП-транзисторах и соответствующей входной линией коммутационной матрицы введена инверторная схема на КМОП-транзисторах, причем управляющие электроды КМОП-транзисторов инверторной схемы соединены с соответствующей входной линией коммутационной матрицы, причем электроды стока КМОП-транзисторов инверторной схемы образуют связанный со схемой коммутации выход инверторной схемы на КМОП-транзисторах, причем электроды истока подключены к источнику рабочего напряжения.