Устройство коммутации широкополосных сигналов Советский патент 1992 года по МПК H04M3/00 

Изобретение относится к технике связи, в частности к устройствам коммутации, и может быть использовано в системах передачи и обмена информацией для широкополосных узлов связи.

Цель изобретения - повышение быстродействия.

На фиг. 1 представлена структурная электрическая схема устройства коммутации широкополосных сигналов; на фиг. 24 - структурные электрические схемы элемента коммутации по пп. 1, 3 и 2 соответственно; на фиг. 5 - временные диаграммы работы устройства.

Устройство коммутации широкополое- ных сигналов содержит матрицу 1 точек коммутации, узлы 2 коммутации точек коммутации, каждый из которых содержит схему 3 управления и элемент 4 коммутации.

Элемент 4 коммутации содержит пере- ключающий транзистор 5 и дополнительный транзистор 6.

Устройство содержит также считывающий транзистор 7, транзистор 8 предварительного заряда, источник 9 питания, первый 10 и второй 11 управляющие декодеры, первый 12 и второй 13 входные регистры.

Устройство работает следующим образом.

Оба управляющих декодера 10 и 11 от входных регистров 12 и 13 могут быть соответственно нагружены общим для ряда матрицы 1 (строки или столбцы) точек коммутации адресом точек коммутации строк или столбцов, по которому они передают соответственно в управляющую линию, соответствующую определенному адресу рядов точек коммутации, управляющий сигнал 1.

Совпадение строчного управляющего сигнала 1 и столбцового управляющего сигнала 1 в точке пересечения соответствующей строки матрицы 1 с соответствующим столбцом матрицы 1 при установлении соответствующего соединения вызывает активизацию находящейся там фиксирующей схемы 3 управления, например Н1.||. следствием чего является то, что управляемый этой схемой 3 управления IHIjl элемент 4 коммутации, в примере элемент 4 IKIJI , становится проводящим.

Чтобы рассмотренный в примере элемент 4 I Klj I при ликвидации соответствующего соединения вновь оказался Запертым, управляющий декодер 10 вновь нагружается поступающим от входного регистра 12 соответствующим адресом строки, так что строчный декодер 10 вновь подает по своей управляющей линии строчный управляющий сигнал 1, и одновременно столбцовый декодер 11 нагружается от своего входного регистра 13, например холостым адресом или адресом столбца невключенных узлов 2 коммутации, так что он по своей выходной линии подает столбцовый управляющий сигнал О. Совпадение строчного управляющего сигнала 1 истолбцовогоуп- равляющего сигнала О вызывает возврат схемы 3 управления |Hij| в исходное состояние, вследствие чего управляемый этой схемой 3 управления элемент 4lKlji запирается.

Во время предварительной фазы (фиг. 5, в) выходные линии матрицы 1 (строчные линии) через соответствующий транзистор 8 предварительного заряда по меньшей мере приблизительно нагружены рабочим потенциалом UDD, для чего транзисторы 8 предварительного заряда, являющиеся, например, канальными транзисторами р-ти- па, с помощью тактового сигнала Т О (фиг. 5, г) становятся проводящими, Одновременно управление считывающими транзисторами 7, являющимися канальными транзисторами n-типа, осуществляется тем же тактовым сигналом Т О во встречном направлении, т.е. транзисторы запираются, так что загрузка выходных линий матрицы 1 (строчных линий) может происходить независимо от управления соответствующего переключающего транзистора 5 отдельных элементов 4 IKIjI.

На соответствующих входных линиях матрицы 1 (столбцовых линиях) может при определенных условиях устанавливаться уже соответствующий последовательно соединенной двоичной единице информации потенциал, или сохраняться (фиг. 5, б).

В следующей за этим основной фазе (фиг. 5, г) в примере с помощью тактового сигнала 1 (фиг. 5, г)транзисторы 8 предварительного заряда (фиг. 2-4) запираются и одновременно считывающие транзисторы 7 отпираются. Если теперь в элементе 4 I Kij I его переключающий транзистор 5 (фиг. 2-4), являющийся в примере канальным транзистором n-типа, по причине приложенного к управляющему входу (в примере 1) переключающего сигнала (фиг. 5 а) становится проводящим и тем самым точка коммутации находится в состоянии коммутации, то теперь в зависимости от преобладающего на соответствующей входной линии матрицы 1 (столбцовой линии) соответствующего коммутируемому биту состояния сигнала связанная с этой входной линией матрицы 1 через соответствующий элемент 4 IKij выходная линия матрицы 1 (строчная линия) разгружается или на ней

сохраняется принятый в предварительной фазе потенциал UDD.

Если на соответствующей входной линии матрицы 1 (столбцовой линии) преобладает сигнал О (фиг. 5, б, пунктирная линия) и в соответствии с этим n-канэльный транзистор 8 предварительного заряда (фиг. 2-4) соответствующего элемента AIKIJI заперт, то соответствующая выходная линия матрицы 1 (строчная линия) через этот элемент 4IKIJI не разгружается, а сохраняется состояние потенциала UDD при условии, что ни одна подходящая к этой выходной линии матрица 1 (строчной линии) точка коммутации не находится в состоянии переключе- ния. И наоборот, если на входной линии матрицы 1 (столбцовой линии) преобладает сигнал Г (фиг. 5, б, сплошная линия) и в соответствии с этим дополнительный транзистор 6 (фиг. 2-4) рассмотренного элемен- та 4|Klj|, так же, как и переключающий транзистор 5 и соответствующий считывающий транзистор 7, являются проводящими, то выходная линия матрицы 1 (строчная линия) разгружается через этот злемент41 Klj I и приводится к потенциалу Uss.

Таким образом, через деблокированную от своего управляющего входа точку коммутации соответствующий входной сигнал последовательно переключается соот- ветственно инвертированным.

В вышеизложенных примерах (фиг. 2-4) исполнения транзисторы 8 предварительного заряда являются канальными транзисторами р-типа, причем эти канальные транзисторы 8 р-типз и являющиеся канальными транзисторами n-типа считывающие транзисторы 7 управляются встречно одним и тем же сигналом Т, что обусловлено различными типами каналов. Возможно также реализовать транзисторы 8 предварительного заряда с помощью канальных транзисторов n-типа таким образом, что, если переключающие транзисторы 5, дополнительные транзисторы б и считывающие транзисторы 7 являются канальными транзисторами n-типа, используются только транзисторы одного и того же канального типа, чтобы затем управляющие электроды транзисторов 8 предварительного заряда и считывающих транзисторов 7 вновь нагружать соответственно встречно управляющим коммутационным полем тактом. К считывающим транзисторам 7, как в вышеизложенных примерах исполнения (фиг. 2-4), вновь непосредственно подается управляющий коммутационным полем тактовый сигнал Т, а к n-канальчым транзисторам 8, наоборот, подается инвертированный управляющий коммутационным полем тактовый сигнал. Формула изобретения

1.Устройство коммутации широкополосных сигналов, содержащее матрицу точек коммутации, узлы коммутации точек коммутации, каждый из которых содержит схему управления и элемент коммутации, содержащий переключающий транзистор, первый электрод которого соединен с соответствующей горизонталью матрицы точек коммутации, а управляющий электрод соединен со схемой управления, отличающееся тем, что, с целью повышения быстродействия, в элементы коммутации введен дополнительный транзистор, первый электрод которого соединен с вторым электродом переключающего транзистора, а управляющий электрод соединен с вертикалью матрицы точек коммутации, а второй электрод через считывающий транзистор соединен с первым полюсом источника питания, при этом управляющий электрод счи- тывающего транзистора соединен с тактовым входом и управляющим электродом транзистора предварительного заряда, первый электрод которого соединен с вторым полюсом источника питания, а второй электрод соединен с горизонталью матрицы точек коммутации.

2.Устройство по п. 1, о т л и ч а ю щ е е- с я тем, что вторые электроды дополнительных транзисторов соответствующих элементов коммутации объединены дополнительной горизонталью.

3.Устройство поп.1,отличающее- с я тем, что вторые электроды дополнительных транзисторов соответствующих элементов коммутации объединены дополнительной вертикалью.

4.Устройство по п. 1,отличающее- с я тем, что все транзисторы являются транзисторами п-типа.

5.Устройство по п. 1,отличающее- с я тем, что транзистор предварительного заряда является транзистором р-типа.

L+

Изобретение относится к технике связи. Цель изобретения - повышение быстродействия. Устройство содержит матрицу 1 точек ,2 коммутации, узлы 2 коммутации точек коммутации, каждый из которых содержит схему 3 управления и элемент 4 коммутации. Элемент 4 содержит переключающий транзистор, дополнительный транзистор, считывающий транзистор, транзистор предварительного заряда, источник питания. В зависимости от сигналов, поступающих от декодеров 10 и 11, активизируется соответствующая схема 3 управления и элемент 4 становится проводящим. Совпадение строчного управляющего сигнала 1 и столбцового управляющего сигнала О вызывает возврат схемы 3 управления в исходное состояние и соответствующий элемент 4 запирается. 4з.п. ф-лы, 5 ил.

п

т

Я

Шиг.2

5V

ffX.

Фиъ.З

719

Шиг

Фиг.5