ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ Российский патент 2016 года по МПК G06F7/57 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, патент РФ 2393527, кл. G06F 7/57, 2010), которые могут быть настроены на реализацию любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов .

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относится сложная настройка, обусловленная тем, что для нее требуется пятиэлементное настроечное множество .

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2443009, кл. G06F 7/57, 2012), который содержит мажоритарные элементы и может быть настроен на реализацию любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов .

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится сложная настройка, обусловленная тем, что для нее требуется пятиэлементное настроечное множество .

Техническим результатом изобретения является упрощение настройки на реализацию любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, за счет уменьшения мощности настроечного множества.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем шесть мажоритарных элементов, второй, третий входы шестого и третьи входы второго, пятого мажоритарных элементов соединены соответственно с выходами четвертого, пятого мажоритарных элементов и четвертым информационным, третьим настроечным входами логического преобразователя, первый, второй, третий информационные и первый настроечный входы которого подключены соответственно к второму, третьему входам четвертого, второму входу пятого и объединенным первым входам пятого, шестого мажоритарных элементов, особенность заключается в том, что выходы i-го и шестого мажоритарных элементов соединены соответственно с вторым входом (i+1)-го и третьим входом третьего мажоритарных элементов, а первый вход и выход третьего мажоритарного элемента подключены соответственно к второму настроечному входу и выходу логического преобразователя, первый, второй, третий информационные и первый настроечный входы которого соединены соответственно с первым, вторым, третьим входами первого и объединенными первыми входами второго, четвертого мажоритарных элементов.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 1₁,…,1₆, причем выходы элементов 1_i , 1_j  и 1₆ соединены соответственно с вторым входом элемента 1_i+1 (j-2)-ым входом элемента 1₆ и третьим входом элемента 1₃, а третьи входы элементов 1₂, 1₅, первый вход и выход элемента 1₃ подключены соответственно к четвертому информационному, третьему, второму настроечным входам и выходу логического преобразователя, первый, второй, третий информационные и первый настроечный входы которого соединены соответственно с объединенными первым входом элемента 1₁, вторым входом элемента 1₄, объединенными вторым входом элемента 1₁, третьим входом элемента 1₄, объединенными третьим входом элемента 1₁, вторым входом элемента 1₅ и объединенными первыми входами элементов 1₂, 1₄, 1₅, 1₆.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первый, …, четвертый информационные и первый, …, третий настроечные входы подаются соответственно двоичные сигналы и . На выходе мажоритарного элемента 1_k имеем , где , , и есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе предлагаемого логического преобразователя определяется выражением

Таким образом, на выходе предлагаемого логического преобразователя получим

где 0, 1, х₅, есть элементы настроечного множества; есть простые симметричные булевы функции пяти аргументов (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь имеет более простую по сравнению с прототипом настройку на реализацию любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, поскольку для этой настройки используется настроечное множество меньшей по сравнению с прототипом мощности.

Изобретение относится к компьютерной технике. Технический результат - упрощение настройки логического преобразователя. Логический преобразователь содержит шесть мажоритарных элементов (1₁,…,1₆), при этом выходы i-го и шестого мажоритарных элементов соединены соответственно с вторым входом (i+1)-го и третьим входом третьего мажоритарных элементов, а первый вход и выход третьего мажоритарного элемента подключены соответственно к второму настроечному входу и выходу логического преобразователя, первый, второй, третий информационные и первый настроечный входы которого соединены соответственно с первым, вторым, третьим входами первого и объединенными первыми входами второго, четвертого мажоритарных элементов. 1 ил.

Логический преобразователь, предназначенный для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, содержащий шесть мажоритарных элементов, причем второй, третий входы шестого и третьи входы второго, пятого мажоритарных элементов соединены соответственно с выходами четвертого, пятого мажоритарных элементов и четвертым информационным, третьим настроечным входами логического преобразователя, первый, второй, третий информационные и первый настроечный входы которого подключены соответственно к второму, третьему входам четвертого, второму входу пятого и объединенным первым входам пятого, шестого мажоритарных элементов, отличающийся тем, что выходы i-го и шестого мажоритарных элементов соединены соответственно с вторым входом (i+1)-го и третьим входом третьего мажоритарных элементов, а первый вход и выход третьего мажоритарного элемента подключены соответственно к второму настроечному входу и выходу логического преобразователя, первый, второй, третий информационные и первый настроечный входы которого соединены соответственно с первым, вторым, третьим входами первого и объединенными первыми входами второго, четвертого мажоритарных элементов.