ЛОГИЧЕСКИЙ МОДУЛЬ Российский патент 2007 года по МПК G06F7/00 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические модули (см., например, рис.18.2б на стр.315 в книге Каяцкас А.А. Основы радиоэлектроники. М.: Высш. шк., 1988), которые реализуют симметричную булеву функцию зависящую от трех аргументов - входных двоичных сигналов х₁, х₂, х₃∈{0, 1}. Отметим, что зависящая от n аргументов симметричная булева функция индекса m - есть булева функция, у которой все минитермы, входящие в ее дизъюнктивную совершенную нормальную форму, имеют ровно m букв без отрицания, а симметричная булева функция определяется выражением (см. стр.126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974).

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из всех симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (рис.18.2а на стр.315 в книге Каяцкас А.А. Основы радиоэлектроники. М.: Высш. шк., 1988), который содержит три элемента 2И и реализует симметричную булеву функцию зависящую от трех аргументов - входных двоичных сигналов х₁, х₂, х₃∈{0, 1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из всех симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из всех симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем три элемента 2И, особенность заключается в том, что в него дополнительно введены девять элементов 2И, шесть элементов 2ИЛИ и шесть элементов НЕ, причем все элементы сгруппированы в три группы так, что j-я группа содержит 8-2j элементов 2И, 4-j элементов 2ИЛИ и 4-j элементов НЕ, в j-й группе выход i-го элемента 2И и выход (r+i)-го элемента 2И, подключенного первым входом к выходу i-го элемента НЕ, соединены соответственно с первым и вторым входами i-го элемента 2ИЛИ, второй вход i-го элемента 2И j-й группы и вход i-го элемента НЕ j-й группы подключены к j-му информационному входу логического модуля, выход которого соединен с выходом первого элемента 2ИЛИ третьей группы, выходы первого, третьего и второго элементов 2ИЛИ первой группы подключены соответственно к первому входу первого, второму входу четвертого и объединенным первому входу второго, второму входу третьего элементов 2И второй группы, выходы первого и второго элементов 2ИЛИ второй группы подключены соответственно к первому входу первого и второму входу второго элементов 2И третьей группы, а второй вход шестого, первый вход первого, объединенные первый вход третьего, второй вход пятого и объединенные первый вход второго, второй вход четвертого элементов 2И первой группы соединены соответственно с первым, четвертым, вторым и третьим настроечными входами логического модуля.

На чертеже представлена схема предлагаемого логического модуля.

Логический модуль содержит элементы 2И 1₁₁, ..., 1₆₁, 1₁₂, ..., 1₄₂, 1₁₃, 1₂₃, элементы 2ИЛИ 2₁₁, ..., 2₃₁, 2₁₂, 2₂₂, 2₁₃ и элементы НЕ 3₁₁, ..., 3₃₁, 3₁₂, 3₂₂, 3₁₃, причем все элементы сгруппированы в три группы так, что j-я группа содержит элементы 1_1j, ..., 1_(8-2j)j, 2_1j, ..., 2_(4-j)j, 3_1j, ..., 3_(4-j)j, выход элемента и выход элемента 1_(r+i)j, подключенного первым входом к выходу элемента 3_ij, соединены соответственно с первым и вторым входами элемента 2_ij, второй вход элемента 1_ij и вход элемента 3_ij подключены к j-му информационному входу логического модуля, выход которого соединен с выходом элемента 2₁₃, выходы элементов 2₁₁, 2₃₁ и 2₂₁ подключены соответственно к первому входу элемента 1₁₂, второму входу элемента 1₄₂ и объединенным первому входу элемента 1₂₂, второму входу элемента 1₃₂, выходы элементов 2₁₂ и 2₂₂ подключены соответственно к первому входу элемента 1₁₃ и второму входу элемента 1₂₃, а второй вход элемента 1₆₁, первый вход элемента 1₁₁, объединенные первый вход элемента 1₃₁, второй вход элемента 1₅₁ и объединенные первый вход элемента 1₂₁, второй вход элемента 1₄₁ соединены соответственно с первым, четвертым, вторым и третьим настроечными входами логического модуля.

Работа предлагаемого логического модуля осуществляется следующим образом. На его первый, ..., третий информационные и первый, ..., четвертый настроечные входы подаются соответственно двоичные сигналы x₁, ..., x₃∈{0, 1} и у₀, ..., у₃∈{0, 1}. Тогда реализуемая предлагаемым модулем функция будет определяться выражением

В представленной ниже таблице приведены выражения, полученные из (1) при всех возможных наборах значений сигналов у₀, ..., у₃.

С учетом указанной таблицы имеем

при где k∈{1, ..., 4}; m₁≠...≠m₄∈{0, ..., 3}; m₁, ..., m_k - любой из неповторяющихся наборов ( - число сочетаний из 4 по k); - произвольная симметричная булева функция трех аргументов.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает реализацию любой из всех симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов.

Использование: для построения средств автоматики, функциональных узлов систем управления и др. Технический результат заключается в расширении функциональных возможностей. В логический модуль, содержащий три элемента 2И, дополнительно введены девять элементов 2И, шесть элементов 2ИЛИ и шесть элементов НЕ, причем все элементы сгруппированы в три группы так, что j-я () группа содержит 8-2j элементов 2И, 4-j элементов 2ИЛИ и 4-j элементов НЕ, в j-й группе выход i-го ( r=0,5(8-2j)) элемента 2И и выход (r+i)-го элемента 2И, подключенного первым входом к выходу i-го элемента НЕ, соединены соответственно с первым и вторым входами i-го элемента 2ИЛИ, второй вход i-го элемента 2И j-й группы и вход i-го элемента НЕ j-й группы подключены к j-му информационному входу логического модуля, выход которого соединен с выходом первого элемента 2ИЛИ третьей группы, выходы первого, третьего и второго элементов 2ИЛИ первой группы подключены соответственно к первому входу первого, второму входу четвертого и объединенным первому входу второго, второму входу третьего элементов 2И второй группы, выходы первого и второго элементов 2ИЛИ второй группы подключены соответственно к первому входу первого и второму входу второго элементов 2И третьей группы, а второй вход шестого, первый вход первого, объединенные первый вход третьего, второй вход пятого и объединенные первый вход второго, второй вход четвертого элементов 2И первой группы соединены соответственно с первым, четвертым, вторым и третьим настроечными входами логического модуля. 1 ил., 1 табл.

Логический модуль, предназначенный для реализации любой из всех симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов, содержащий три элемента 2И, отличающийся тем, что в него дополнительно введены девять элементов 2И, шесть элементов 2ИЛИ и шесть элементов НЕ, причем все элементы сгруппированы в три группы так, что j-я () группа содержит 8-2j элементов 2И, 4-j элементов 2ИЛИ и 4-j элементов НЕ, в j-й группе выход i-го ( r=0,5(8-2j)) элемента 2И и выход (r+i)-го элемента 2И, подключенного первым входом к выходу i-го элемента НЕ, соединены соответственно с первым и вторым входами i-го элемента 2ИЛИ, второй вход i-го элемента 2И j-й группы и вход i-го элемента НЕ j-й группы подключены к j-му информационному входу логического модуля, выход которого соединен с выходом первого элемента 2ИЛИ третьей группы, выходы первого, третьего и второго элементов 2ИЛИ первой группы подключены соответственно к первому входу первого, второму входу четвертого и объединенным первому входу второго, второму входу третьего элементов 2И второй группы, выходы первого и второго элементов 2ИЛИ второй группы подключены соответственно к первому входу первого и второму входу второго элементов 2И третьей группы, а второй вход шестого, первый вход первого, объединенные первый вход третьего, второй вход пятого и объединенные первый вход второго, второй вход четвертого элементов 2И первой группы соединены соответственно с первым, четвертым, вторым и третьим настроечными входами логического модуля.