ЛОГИЧЕСКИЙ МОДУЛЬ Российский патент 2019 года по МПК G06F7/57 H03K19/173 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические модули (см., например, патент РФ 2249844, кл. G06F 7/38, 2005 г.), которые с помощью константной настройки реализуют любую из трех простых симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (патент РФ 2286594, кл. G06F 7/57, 2006 г.), который содержит элементы И, элементы ИЛИ, мажоритарные элементы и с помощью константной настройки реализует любую из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов, при сохранении элементного базиса прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем элемент И, дополнительный элемент И, элемент ИЛИ, дополнительный элемент ИЛИ и три мажоритарных элемента, первый вход первого мажоритарного элемента и объединенные k-е () входы элементов И, ИЛИ соединены соответственно с первым настроечным и k-ым информационным входами логического модуля, особенность заключается в том, что в него дополнительно введены четыре мажоритарных элемента, вторые входы первого, второго мажоритарных элементов и третьи входы третьего, четвертого мажоритарных элементов соединены соответственно с выходами элемента ИЛИ, дополнительного элемента ИЛИ и выходами элемента И, дополнительного элемента И, третий вход и выход k-го мажоритарного элемента подключены соответственно к выходу (k+5)-го и второму входу (k+2)-го мажоритарных элементов, а выход m-го (), первые входы второго, m-го, первый вход и выход пятого мажоритарных элементов соединены соответственно с (m-1)-ым входом пятого мажоритарного элемента, первым, вторым, третьим настроечными входами и выходом логического модуля, k-й, третий и r-й () информационные входы которого подключены соответственно к k-му входу седьмого мажоритарного элемента, объединенным третьим входам элемента ИЛИ, элемента И, седьмого мажоритарного элемента и объединенным (r-3)-им входам дополнительного элемента ИЛИ, дополнительного элемента И, шестого мажоритарного элемента.

На фиг. представлена схема предлагаемого логического модуля.

Логический модуль содержит элемент И 1₁ дополнительный элемент И 1₂, элемент ИЛИ 2₁, дополнительный элемент ИЛИ 2₂, первый,...,седьмой мажоритарные элементы 3₁,...,3₇, причем вторые входы элементов 3₁, 3₂ и третьи входы элементов 3₃, 3₄ соединены соответственно с выходами элементов 2₁ 2₂ и 1₁ и 1₂, третий вход и выход элемента 3_k () подключены соответственно к выходу элемента 3_k+5 и второму входу элемента 3_k+2, а выход элемента 3_m (), первые входы элементов 3_k, 3_m, 3₅ и выход элемента 3₅ соединены соответственно с (m-1)-ым входом элемента 3₅, первым, вторым, третьим настроечными входами и выходом логического модуля, j-й () и r-й () информационные входы которого подключены соответственно к объединенным j-ым входам элементов 1₁ 2₁ 3₇ и объединенным (r-3)-им входам элементов 1₂, 2₂, 3₆.

Работа предлагаемого логического модуля осуществляется следующим образом. На его первом, втором, третьем настроечных входах фиксируются соответственно необходимые сигналы y₁, у₂, y₃∈{0,1} константной настройки. На его первый, …, шестой информационные входы подаются соответственно двоичные сигналы x_l, …,x₆∈{0,l}. На выходе мажоритарного элемента 3_i () имеем , где , , и ∨, • есть соответственно сигналы на первом, втором, третьем входах элемента 3_i и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 3₅ определяется выражением

в котором . Таким образом, на выходе предлагаемого модуля получим

где τ_l, …, τ₆ есть простые симметричные булевы функции шести аргументов x₁, …, х₆ (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль построен в элементном базисе прототипа и обладает более широкими по сравнению с прототипом функциональными возможностями, так как содержит элементы И, элементы ИЛИ, мажоритарные элементы и с помощью константной настройки реализует любую из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является обеспечение реализации любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов. Устройство содержит два элемента И, два элемента ИЛИ и семь мажоритарных элементов. 1 ил.

Логический модуль, предназначенный для реализации любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов, содержащий элемент И, дополнительный элемент И, элемент ИЛИ, дополнительный элемент ИЛИ и три мажоритарных элемента, причем первый вход первого мажоритарного элемента и объединенные входы элементов И, ИЛИ соединены соответственно с первым настроечным и k-м информационным входами логического модуля, отличающийся тем, что в него дополнительно введены четыре мажоритарных элемента, вторые входы первого, второго мажоритарных элементов и третьи входы третьего, четвертого мажоритарных элементов соединены соответственно с выходами элемента ИЛИ, дополнительного элемента ИЛИ и выходами элемента И, дополнительного элемента И, третий вход и выход k-го мажоритарного элемента подключены соответственно к выходу (k+5)-го и второму входу (k+2)-го мажоритарных элементов, а выход m-го первые входы второго, m-го, первый вход и выход пятого мажоритарных элементов соединены соответственно с (m-1)-м входом пятого мажоритарного элемента, первым, вторым, третьим настроечными входами и выходом логического модуля, k-й, третий и информационные входы которого подключены соответственно к k-му входу седьмого мажоритарного элемента, объединенным третьим входам элемента ИЛИ, элемента И, седьмого мажоритарного элемента и объединенным (r - 3)-м входам дополнительного элемента ИЛИ, дополнительного элемента И, шестого мажоритарного элемента.