СПОСОБ ИЗМЕРЕНИЯ ЧАСТОТЫ (ВАРИАНТЫ) И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ (ВАРИАНТЫ) Российский патент 2010 года по МПК G01R23/02 

Изобретение относится к контрольно-измерительной технике и может быть использовано в системах автоматического измерения, регулирования и аварийной защиты, в которых исходная информация, подлежащая анализу, представлена в частотной форме.

Известен способ измерения частоты импульсов [1], основанный на формировании эталонных меток времени с периодом Т_о и образцовых интервалов времени Т_об, а также числа М периодов измеряемой частоты в образцовом интервале с последующим вычислением текущей частоты по формуле F_тек=M/Т_об, причем границы образцовых интервалов устанавливаются по моментам прихода импульсов измеряемой частоты, положение этих границ определяется по числу эталонных меток времени от начала предельного интервала, выбираемого большим или равным периоду низшей измеряемой частоты, до начала (N_н) и конца (N_к) образцового интервала, а длительность образцового интервала определяется как T_об=T_o·(N_к-N_н).

Первым существенным недостатком этого способа является его низкая надежность измерения частоты, обусловленная возможностью сбоев в измерении, вызванных асинхронностью (неразделенностью во времени) некоторых процессов счета импульсов и запоминания полученной информации, а также асинхронностью процессов запоминания полученных в результате счета чисел М, N_н, N_к и считывания этих чисел микропроцессорной системой (ПЭВМ) для вычисления значения частоты. Случайное совпадение по времени этих асинхронных процессов может привести к искажению информации и тем самым к недопустимо большим значениям погрешности измерения, что равнозначно сбою в измерении.

Вторым существенным недостатком рассматриваемого способа измерения частоты является сложность его аппаратурной и программной реализации, что вызвано прежде всего наличием четырех опорных интервалов времени и многоступенчатой системы передачи и запоминания полученной в результате измерения информации. Кроме того, при измерении может оказаться, что N_к<N_н, поэтому алгоритм определения частоты должен включать в себя дополнительные операции, связанные с определением знака разности N_к-N_н и вычислением частоты по более сложной формуле.

Известен также способ измерения частоты [2], заключающийся в преобразовании исследуемых сигналов частоты F_x в исследуемую последовательность импульсов той же частоты F_x, в осуществлении одновременного счета n импульсов исследуемой последовательности импульсов и N счетных импульсов частоты F_сч, в определении значения частоты исследуемых сигналов по формуле F_x=n·F_сч/N, в создании последовательности импульсов образцовой частоты F_о из которой формируют счетные импульсы с частотой F_сч, причем фронт каждого такого импульса формируют на срезе соответствующего импульса образцовой частоты, а также формируют первую последовательность импульсов с периодом следования Δt₁, формируют вторую последовательность импульсов с периодом следования Δt₂, фронт каждого импульса которой соответствует фронту импульса исследуемой последовательности импульсов, появившегося сразу после фронта соответствующего импульса первой последовательности импульсов, после фронта каждого импульса второй последовательности импульсов и окончания действующего во время этого фронта импульса образцовой частоты или окончания возникшего после этого же фронта импульса образцовой частоты на фронте очередного импульса образцовой частоты начинают выполнять с тактом Ti, равным периоду Т_о следования импульсов образцовой частоты, тактируемую последовательность операций, причем на первом такте Т1 запрещают счет n импульсов исследуемой последовательности импульсов и N счетных импульсов, на втором такте Т2 фиксируют значения чисел n и N, полученные в результате предыдущего счета соответственно импульсов исследуемой последовательности импульсов и счетных импульсов, на третьем такте Т3 формируют сигнал RDY готовности зафиксированных значений чисел n, N и осуществляют подготовку нового счета, на четвертом такте Т4 начинают новый одновременный счет n импульсов исследуемой последовательности и N счетных импульсов, а определение частоты F_x исследуемых сигналов осуществляют по сигналу RDY готовности зафиксированных значений чисел n и N или в любое время в течение нового одновременного счета n импульсов исследуемой последовательности и N счетных импульсов.

Из описания принципа действия частотомеров, работающих в режиме измерения периода Т_х [3], следует способ измерения частоты, принятый за прототип и заключающийся в измерении длительности периода Т_х следования сигналов и в последующем определении частоты f_x как величины, обратной измеренному периоду, причем для измерения периода Т_х используют двоичный счетчик, в котором в процессе измерения каждого периода Т_х в диапазоне от T_xmin до Т_хmax получают соответствующие числа N_т, предварительно определяют число n_min младших разрядов этого счетчика, обеспечивающих измерение минимального периода Т_хmin с погрешностью дискретности, не превышающей допустимого значения δ_т, определяют частоту f_сч заполнения счетчика с учетом величины T_xmin и числа N_тmin, получаемого в счетчике при измерении T_xmin, определяют общее число n_max разрядов счетчика исходя из величины максимального периода Т_хmax измеряемой частоты, после окончания каждого периода Т_х полученное в результате измерения число N_тк передают в микропроцессорную систему, где производят вычисление частоты f_x=1/Т_х=1/(N_тк·Т_сч)=f_сч/N_тк.

Существенным недостатком способа-прототипа, как и рассмотренных выше двух аналогов, является низкая надежность измерения частоты, обусловленная сложностью преобразования гиперболической функции f_x=1/T_x и применением для этой цели микропроцессорной системы, использование которой в каждом периферийном модуле измерения частоты и в центральном блоке многоканальной системы измерения, контроля управления исследуемым объектом усложняет эту систему и тем самым делает ее ненадежной.

Рассматриваемую гиперболическую функцию, помимо микропроцессорной системы, можно реализовать [4] с помощью функционального преобразователя, специальных блоков, суммирующих код N_тк до определенного числа N₀ или вычитающих этот код из числа N₀ до 0 или другими способами. Однако такие решения получаются не менее сложными, чем выполнение этой функции с помощью микропроцессорной системы, и, кроме того, они не обеспечивают высокой точности и быстродействия преобразования.

Применение для этой цели микропроцессорной системы загружает ее выполнением рутинных вычислительных операции, не позволяет использовать эту систему для решения задач более высокого уровня, связанных с измерением, контролем нескольких параметров и управлением исследуемым объектом.

Известное устройство [5], принятое за аналог, выполняет измерение частоты по методу функционального кодирования периода при воспроизведении гиперболической зависимости вида f_x=1/T_x.

Устройство состоит из входного формирователя импульсов, формирователя измерительного интервала, двоичных счетчиков периодов и частоты, двоичных комбинированного и накапливающего сумматоров, двоичного счетчика результата, блока цифровой индикации и элемента И.

Первым существенным недостатком этого устройства является сложная аппаратурная реализация: в 1 его состав входят 4 двоичных счетчика, 2 двоичных комбинационных сумматора, 2 одновибратора, регистр памяти, 7 установочных кодовых шин и другие логические элементы.

Вторым существенным недостатком рассматриваемого устройства является сложность алгоритма его работы, включающего процедуру воспроизведения траектории гиперболы.

Третьим существенным недостатком устройства является то, что оно не обеспечивает непрерывного (период за периодом) измерения частоты: в нем такт измерения частоты, в начале которого производится установка всех блоков устройства в исходное состояние, должен превосходить длительность самого большого периода измеряемой частоты. В результате этого при работе на высокой частоте измерение частоты производится только в течение первого периода, длительность всех последующих периодов составляет «мертвую зону», в которой измерение не выполняется.

Четвертым существенным недостатком этого устройства является ограниченный диапазон измерения частоты, так как при измерении частоты в широком диапазоне существенно увеличивается «мертвая зона».

Перечисленные четыре недостатка значительно снижают надежность измерения частоты.

Наиболее близким по технической сущности и достижимому положительному эффекту к заявленному устройству - прототипом является устройство [6], включающее в себя (фиг.1) формирователь импульсов 1, блок управления 2, генератор 3 образцовой частоты, блок 4 счета импульсов образцовой частоты, регистр 5, формирователь 8 сигнала «Готовность» и блок 15 ключей.

В устройстве осуществляется преобразование каждого периода Т_х следования сигналов в код N_тк, по которому затем может быть определено соответствующее значение частоты f_x=к/N_тк, где к - коэффициент пропорциональности.

Существенным недостатком рассматриваемого устройства является то, что использование его для измерения частоты сопряжено со сложностью процесса вычисления обратной функции f_x=1/T_x и необходимостью применения для этой цели микропроцессорной системы.

Все рассмотренные ранее аналоги и прототипы предлагаемых способа измерения частоты и устройства для его осуществления имеют, кроме отмеченных выше недостатков, один общий существенный недостаток, снижающий надежность измерения частоты и заключающийся в том, что в них не предусмотрено представление результатов измерения частоты в компактной форме, удобной для передачи и записи в систему телеметрии и для обработки данных в системе контроля и управления исследуемым объектом.

Задачей предлагаемого способа измерения частоты и устройства для его осуществления является повышение надежности измерения частоты путем упрощения процесса преобразования кода периода в код частоты посредством использования постоянного запоминающего устройства (ПЗУ), а также путем формирования результатов измерения частоты в компактной форме, представляющей собой мантиссу с числом n_min двоичных разрядов, обеспечивающих требуемую точность измерения, и двоичный код порядка полученного значения частоты.

Поставленная задача достигается тем, что в способе измерения частоты, заключающемся в измерении длительности периода Т_х следования сигналов и в последующем определении частоты f_x как величины, обратной измеренному периоду, причем для измерения периода Т_х используют двоичный счетчик, в котором в процессе измерения каждого периода Т_х в диапазоне от T_xmin до Т_хmax получают соответствующие числа N_т, предварительно определяют число n_min младших разрядов этого счетчика, обеспечивающих измерение минимального периода Т_хmin с погрешностью дискретности, не превышающей допустимого значения δ_т, определяют частоту f_сч заполнения счетчика с учетом величины Т_хmin и числа N_ткmin, получаемого в счетчике при измерении T_xmin, определяют общее число n_max разрядов счетчика исходя из величины максимального периода Т_хmax измеряемой частоты, в отличие от прототипа:

1) задают значение частоты f_сч, округленное в сторону увеличения до ближайшей величины f_сч=2^Q·10⁶ Гц, где Q - целое положительное или отрицательное число, подают числа N_тк, получаемые после окончания измерения периода Т_х в n_min младших разрядах счетчика, на адресные входы ПЗУ, в ячейках памяти которого хранятся предварительно записанные числа N_ПЗУ, пропорциональные соответствующим значениям f_c частоты сигналов, причем при предварительной записи в ПЗУ для каждого значения N_тк в диапазоне от до определяют значения чисел N_ПЗУ:

при измерении частоты, величина N_тк периода которой занимает n_min младших разрядов счетчика и отвечает условию частоту исследуемых сигналов определяют по формуле:

f_хн=N_ПЗУ·2^с1, где с1=21-2·n_min+Q,

при измерении частоты, величина N_тк периода которой занимает число n_изм младших разрядов счетчика и при этом выполняются условия n_min<n_изм≤n_max, n_изм=n_min+m1, производят m1 раз сдвиг числа N_тк в сторону младших разрядов, запоминают число m1 проведенных сдвигов и определяют частоту f_x1 исследуемых сигналов по формуле:

f_х1=f_хн·2^-m1=N_ПЗУ·2^-m1·2^с1.

2) в отличие от п.1 подают числа N_тк, получаемые в n_min старших (вместо младших по п.1) разрядах счетчика, на адресные входы ПЗУ, при измерении частоты, величина N_тк периода которой занимает n_изм младших разрядов счетчика и при этом выполняются условия n_min≤n_изм<n_max, n_изм=n_max-m2, производят m2 раза сдвиг числа N_тк в сторону старших разрядов, запоминают число m2 проведенных сдвигов и определяют частоту f_х2 исследуемых сигналов по формуле:

f_x2=N_ПЗУ·2^m2·2^с2, где с2=21-n_max-n_min+Q.

Поставленная задача достигается тем, что в устройство для измерения частоты, содержащее формирователь импульсов, блок управления, генератор образцовой частоты, блок счета импульсов образцовой частоты, регистр и формирователь сигнала «Готовность», причем вход устройства соединен через формирователь импульсов с первым входом блока управления, третий вход которого подключен к первому выходу генератора образцовой частоты, второй выход этого генератора соединен с первым входом блока счета импульсов образцовой частоты, второй вход которого подключен к первому выходу блока управления, третий вход - к второму выходу блока управления, а выход данных подключен шиной к входу данных регистра, выход формирователя сигнала «Готовность» соединен с одноименным выходом устройства, при этом в состав блока счета импульсов образцовой частоты входит двоичный счетчик, количество n_min разрядов которого определяется значением δ_т допустимой погрешности дискретности измерения минимального Т_хmin периода, а общее число n_max разрядов этого счетчика задается исходя из величины максимального периода Т_хmax измеряемой частоты, в отличие от прототипа:

1) введены постоянное запоминающее устройство, счетчик числа сдвигов кода и буферный регистр, а вместо регистра применен регистр сдвига, входы адреса ПЗУ соединены шиной с выходами n_min старших разрядов регистра сдвига, вход данных которого подключен к выходу «Код периода» устройства, старший разряд выхода данных регистра сдвига соединен с четвертым входом блока управления, второй вход которого подключен к второму выходу генератора образцовой частоты, а третий, четвертый и пятый выходы блока управления подключены соответственно к двум входам выбора режима и тактовому входу регистра сдвига, выход данных ПЗУ соединен шиной с первым входом данных буферного регистра, второй вход данных которого подключен шиной к выходу данных счетчика числа сдвигов кода, третий вход - к восьмому выходу блока управления, четвертый вход - к входу «Считывание» устройства, а выход данных буферного регистра подключен шиной к выходу данных устройства, седьмой выход блока управления соединен с входом обнуления счетчика числа сдвигов кода, тактовый вход которого подключен к шестому выходу блока управления, девятый выход блока управления соединен с первым входом формирователя сигнала «Готовность», второй вход которого подключен к десятому выходу блока управления;

2) в отличие от п.1 входы адреса ПЗУ соединены шиной с выходами n_min младших (вместо старших по п.1) разрядов регистра сдвига и в него введен элемент ИЛИ-НЕ, входы которого подключены к Δn=n_max-n_min старшим разрядам регистра сдвига, кроме того, в нем четвертый вход блока управления отключен от старшего разряда регистра сдвига и подключен к выходу элемента ИЛИ-НЕ.

Сопоставительный анализ заявленного технического решения с прототипом способа показывает, что оно отличается от известного тем, что в нем:

1) задают значение частоты f_сч, округленное в сторону увеличения до ближайшей величины f_сч=2^Q·10⁶ Гц, где Q - целое положительное или отрицательное число;

2) подают числа N_тк, получаемые после окончания измерения периода Т_х в n_min младших разрядах счетчика, на адресные входы постоянного запоминающего устройства, в ячейках памяти которого хранятся предварительно записанные числа N_ПЗУ, пропорциональные соответствующим значениям f_c частоты сигналов, причем при предварительной записи в ПЗУ для каждого значения N_тк в диапазоне от до определяют значения чисел N_ПЗУ:

;

3) при измерении частоты, величина N_тк периода которой занимает n_min младших разрядов счетчика и отвечает условию частоту исследуемых сигналов определяют по формуле:

f_хн=N_ПЗУ·2^с1, где с1=21-2·n_min+Q;

4) при измерении частоты, величина N_тк периода которой занимает число n_изм младших разрядов счетчика и при этом выполняются условия n_min<n_изм≤n_max, n_изм=n_min+m1, производят m1 раз сдвиг числа N_тк в сторону младших разрядов, запоминают число m1 проведенных сдвигов и определяют частоту f_x1 исследуемых сигналов по формуле:

f_х1=f_хн·2^-m1=N_ПЗУ·2^-m1·2^с1;

5) в отличие от п.2-4 подают числа N_тк, получаемые в n_min старших (вместо младших по п.2 формулы) разрядах счетчика, на адресные входы ПЗУ, при измерении частоты, величина N_тк периода которой занимает n_изм младших разрядов счетчика и при этом выполняются условия n_min≤n_изм<n_max, n_изм=n_max-m2, производят m2 раза сдвиг числа N_тк в сторону старших разрядов, запоминают число m2 проведенных сдвигов и определяют частоту f_х2 исследуемых сигналов по формуле:

f_x2=N_ПЗУ·2^m2·2^с2, где с2=21-n_max-n_min+Q.

Сопоставительный анализ заявленного технического решения с прототипом устройства показывает, что оно отличается от известного тем, что в нем:

1) введены постоянное запоминающее устройство, счетчик числа сдвигов кода и буферный регистр;

2) вместо регистра применен регистр сдвига;

3) входы адреса ПЗУ соединены шиной с выходами n_min старших разрядов регистра сдвига, вход данных которого подключен к выходу «Код периода» устройства, старший разряд выхода данных регистра сдвига соединен с четвертым входом блока управления, второй вход которого подключен к второму выходу генератора образцовой частоты, а третий, четвертый и пятый выходы блока управления подключены соответственно к двум входам выбора режима и тактовому входу регистра сдвига, выход данных ПЗУ соединен шиной с первым входом данных буферного регистра, второй вход данных которого подключен шиной к выходу данных счетчика числа сдвигов кода, третий вход - к восьмому выходу блока управления, четвертый вход - к входу «Считывание» устройства, а выход данных буферного регистра подключен шиной к выходу данных устройства, седьмой выход блока управления соединен с входом обнуления счетчика числа сдвигов кода, тактовый вход которого подключен к шестому выходу блока управления, девятый выход блока управления соединен с первым входом формирователя сигнала «Готовность», второй вход которого подключен к десятому выходу блока управления;

4) в отличие от п.3 в устройстве входы адреса ПЗУ соединены шиной с выходами n_min младших (вместо старших по п.3) разрядов регистра сдвига и в него введен элемент ИЛИ-НЕ, входы которого подключены к Δn=n_max-n_min старшим разрядам регистра сдвига, кроме того, в нем четвертый вход блока управления отключен от старшего разряда регистра сдвига и подключен к выходу элемента ИЛИ-НЕ.

Перечисленные отличия предлагаемого способа измерения частоты и устройства для его осуществления позволяют сделать вывод о соответствии заявленного технического решения критерию «новизна». Эти признаки не выявлены в других технических решениях при изучении данной и смежных областей техники, позволяют получить новое качество и существенное отличие: обеспечивают повышение надежности измерения частоты путем упрощения процесса преобразования кода периода в код частоты посредством использования ПЗУ, а также путем формирования результатов измерения частоты в компактной форме, представляющей собой мантиссу с числом n_min двоичных разрядов, обеспечивающих требуемую точность измерения, и двоичный код порядка полученного значения частоты.

В таблицах 1-3 и на фиг.1-3 приняты следующие обозначения и сокращения, не отмеченные в тексте описания:

СТ, RG - соответственно двоичные счетчик и регистр;

MP, CP - соответственно младший и старший разряды СТ или RG;

№CP CT - номер старшего разряда счетчика;

емк. - емкость CT, RG или их разрядов;

N_т - числа (коды), 1 формируемые в счетчике в процессе преобразования периода Т_х в код;

N_тк - число (код), полученный в счетчике по окончании периода Т_х;

N_тк-15, N_тк-8 - числа, записанные соответственно в СТ или RG, имеющие 15 разрядов, или в их часть, состоящую из 8 разрядов;

n_min - минимальное число разрядов СТ, обеспечивающих требуемую точность измерения периода;

n_min-мр, n_min-ср - число n_min соответственно младших и старших разрядов СТ или RG;

обозначения типа:

поз.1 - позиция 1, строка под №1 в таблице;

f_x(1), f_сч(3/1), ТМ(2-3), И(2-5) - сигналы, поступающие соответственно из выхода формирователя 1, первого выхода генератора 3, выхода триггера 3 блока 2, схемы И 5 блока 2;

N_ст(7), N_тк(4-1), N_RG(5), N_AD(6), N_ПЗУ(6) - числа, имеющиеся соответственно в счетчике 7, в счетчике 1 блока 4, в регистре 5, на адресном входе AD и на выходе ПЗУ 6;

D2/CP, D5(9) - числа, имеющиеся соответственно в старшем разряде шины D2 и на шине D5 буферного регистра 9 (на шине 12 устройства).

Шины данных, приведенные на блок-схемах фиг.1 и 2, имеют следующие разряды:

D1[0÷(n_max-1)]; D2[0÷(n_min-2)]; D2/CP(n_min-1); D3[0÷(n_min-1)];

D4[0÷(к-1)]; D5[0÷(n_min+к-1)]; D6=D1; D6/1(n_max); D7(0÷n_max).

На фиг.1-4 представлены:

- фиг.1 - блок-схема устройства-прототипа;

- фиг.2 - блок-схема предлагаемого устройства;

- фиг.3 - временные диаграммы работы предлагаемого устройства.

В таблицах 1÷3 представлены:

- табл.1 - разряды двоичного счетчика, их емкости, а также некоторые значения частоты f_c, коэффициентов к₁ к и чисел N_ПЗУ;

- табл.2 - иллюстрация процесса сдвига двоичного кода N_тк в сторону старших разрядов;

- табл.3 - иллюстрация процесса сдвигов двоичного кода числа 1250 в сторону младших и старших разрядов.

В предлагаемом способе измерения частоты определяют число n_min младших разрядов счетчика, обеспечивающих измерение минимального периода T_xmin с погрешностью дискретности, не превышающей допустимого значения δ_т. Пусть, например, задано δ_т=0,01=1%. Такому требованию будет удовлетворять число n_min=8 (табл.1), при котором запись «1» в восьмой разряд равнозначна подаче на вход счетчика N_ткmin=128 импульсов, что будет соответствовать погрешности измерения T_xmin, равной δ_т=1/128=0,78%.

Пусть, например, необходимо измерять частоту сигналов в диапазоне от f_min=5 Гц до f_max=500 Гц. Тогда T_xmin=1/f_max=2 мс, T_xmax=1/f_min=200 мс. Период Т_сч и частота f_сч счетных импульсов с учетом N_ткmin в нашем примере определятся:

Т_сч=Т_хmin/N_ткmin=2/128 мс=15,6 мкс, f_сч/Т_сч=64,0 кГц.

В предлагаемом способе частота f_сч счетных импульсов должна быть равной f_сч=2^Q·10⁶ Гц. При Q=-3 будет иметь место f_сч=125 кГц, при Q=-4 f_сч=62,5 кГц. В соответствии с предлагаемым способом задаем значение частоты f_сч, округленное в сторону увеличения до ближайшей величины f_сч=2^Q·10⁶ Гц, которое в данном случае равно f_сч=125 кГц (Q=-3, Т_сч=8 мкс).

Общее число n_max разрядов счетчика определится следующим образом. При измерении периода Т_xmax в счетчике будет получено число N_ткmax=T_xmax/T_сч=200000/8=25000. Для записи этого числа счетчик должен иметь n_max=15 разрядов.

Преобразователь периода в код с полученными параметрами обеспечит измерение частоты в следующем диапазоне. Так как полная емкость 15-разрядного счетчика равна N_ткmax=2¹⁵-1=32767, то максимальное значение периода измеряемой частоты T_сmax=N_ткmax·T_сч=262,1 мс и минимальное значение частоты f_cmin=1/Т_сmax=3,8 Гц. Максимальное значение диапазона измерения частоты определится:

T_xmin=N_ткmin·Т_сч=128-8 мкс=1024 мкс; f_xmax=1/Т_хmin=977 Гц.

Уравнение для определения записываемых в ПЗУ чисел N_ПЗУ, приведенное в формуле изобретения, получим следующим образом. Пусть определено значение n_min и дано f_сч=10⁶ Гц. Тогда емкость разряда n_min счетчика равна а максимальная емкость счетчика с n_min разрядами равна (табл.1). Запись «1» в разряд n_min счетчика равнозначна подаче на вход счетчика импульсов с частотой f_c, равной:

f_сmax=1/T_cmin=1/(N_ткmin·Т_сч)=f_сч/N_ткmin.

Записанному в счетчик числу N_ткmax соответствует частота f_cmin=f_cч/N_ткmax. Например, при n_min=8 и f_сч=10⁶ Гц, имеем:

N_ткmin=128, f_сmax=10⁶/128 Гц=7812 Гц (поз.1 табл.1),

N_ткmax=255, f_cmin=10⁶/255 Гц=3922 Гц (поз.2 табл.1).

Таким образом, при записи чисел N_тк, имеющих разрядность n_min и определяющих адреса ячеек ПЗУ, на выходе ПЗУ могут получаться числа f_c, существенно отличающиеся по разрядности от n_min. В частности, в рассматриваемом примере для записи чисел f_cmax=7812 Гц и f_cmin=3922 Гц необходимо иметь 13 разрядов (поз.16 табл.1).

Таких дискретных значений чисел f_c будет (поз.1 и 2 табл.1). В нашем примере их всего 128 и разница между двумя соседними значениями f_c будет представлять существенную величину, например Δf_c=5208-5181=27 (поз.3 и 4 табл.1).

Сохранение на выходе ПЗУ чисел с разрядностью, превышающей n_min, не повышает точность измерения частоты, а усложняет реализацию ПЗУ. Поэтому представляется целесообразным трансформировать записываемые в ПЗУ числа таким образом, чтобы они имели разрядность, равную разрядности адресных чисел N_тк, то есть разрядность n_min.

При ориентировочном определении значения коэффициента трансформации к_т записываемых в ПЗУ чисел исходим из того, что большему значению f_cmax должно соответствовать число N_ткmax (коэффициент к_т1), или из условия, что меньшему значению f_cmin должно соответствовать число N_ткmin (коэффициент к_т2):

Учитывая, что , имеем

Аналогичным образом получим к_т2=к_т1=к_т.

Принимая f_сч=10⁶ Гц≈2²⁰ Гц, из выражения для к_т1 получим:

При этом значения записываемых в ПЗУ чисел N_ПЗУ определятся по формуле:

Поэтому при подаче чисел N_тк, получаемых в n_min младших разрядах счетчика , на адресные входы ПЗУ измеряемая частота определится:

В таблице 1 представлены результаты расчета по приведенным формулам коэффициентов к_т1 к_т и чисел N_ПЗУ для предельных значений и диапазона записи N_тк при величинах n_min, равных 6, 8, 10, 12 и 13.

Повышение счетной частоты f_cч в 2^Q раз приводит к такому же увеличению числа N_ТК в счетчике и понижению частоты f_xн1. Для компенсации такого изменения частоты f_хн1 в формулу для ее определения введен множитель 2^Q:

В формуле и описании изобретения принято значение счетной частоты f_сч=10⁶ Гц. В принципе может быть принято другое приемлемое значение счетной частоты. Однако величина f_сч=10⁶ Гц имеет преимущество в краткости написания и в удобстве выполнения вычислений.

При подаче чисел N_тк, сформированных в n_min младших разрядах счетчика, на адресные входы ПЗУ (по п.1 формулы изобретения) каждый сдвиг чисел N_тк в сторону младших разрядов увеличивает частоту f_c в 2 раза (поз.7, 5 и 1, 8, 6 и 2 табл.1). Ввод в уравнение для f_хн множителя 2^-m1 позволяет восстановить значение частоты и в результате получаем уравнение, приведенное в п.1 формулы изобретения:

f_х1=f_хн·2^-m1=N_ПЗУ·2^-m1·2^с1, где с1=21-2·n_min+Q.

В пункте 2 формулы изобретения предусмотрена подача чисел N_тк, получаемых в n_min старших разрядах счетчика, на адресные входы ПЗУ (табл.2). Запись «1» в разряд n_изм счетчика означает, что в счетчик подано импульсов и возможно это при измерении частоты (поз.1 табл.2). Учитывая, что n_изм=n_max-m2 (табл.2), получим:

После сдвига числа N_тк m2 раза в сторону старших разрядов в n_min старших разрядах будет записано число , то будет восприниматься как подача на вход счетчика сигналов с частотой (поз.2 табл.2). При этом коэффициент пропорциональности к_п между этими частотами равен:

Отсюда следует f_c=к_п·f_c-сp.

С другой стороны, при подаче числа N_тк-ср на адресные входы ПЗУ получим значение частоты

Поэтому при измерении по п.2 формулы изобретения искомая частота определится:

где с2=21-n_max-n_min+Q.

На конкретном примере рассмотрим, как по предлагаемому способу осуществляется измерение частоты. Пусть в условиях приведенного ранее примера, где необходимо было измерять частоту в пределах f_x=5÷500 Гц с погрешностью дискретности измерения периода δ_т≤1% и выяснено, что для этого необходимо иметь счетчик с n_min=8, n_max=15 и частоту счетных импульсов с Q=-3, Т_сч=8 мкс, требуется измерить конкретное значение частоты, например f_х=100 Гц.

В этом случае приведенные в формуле изобретения зависимости конкретизируются следующим образом:

При f_x=100 Гц имеем T_c=l/f_c=10⁶/100 мкс=10000 мкс, N_тк=Т_с/Т_сч=1250=1024+128+64+32+2. Это число разместится в 11 разрядах счетчика (поз.1 табл.3).

При измерении частоты в соответствии с п.1 формулы изобретения число N_тк(15)=1250 будет смещено m1=3 раза в сторону младших разрядов (поз.2 табл.3) и получим новое число N_тк-8=156, для которого в ПЗУ предварительно будет записано число N_ПЗУ=31250/N_т=31250/156=200. В результате получим f_x1=4·N_ПЗУ·2^-m1=4·200·2^-3 Гц=100 Гц.

При измерении частоты по п.2 формулы изобретения число N_тк(15)=1250 будет смещено m2=4 раза в сторону старших разрядов (поз.3 табл.3) и получим число N_тк-8=156, затем число N_ПЗУ=200. В результате определим частоту f_x2=1/32-N_ПЗУ·2^m2=1/32·200·2⁴ Гц=100 Гц.

В рассмотренном примере информация о значении измеряемой частоты f_x может быть представлена в компактной форме - в виде И-разрядного двоичного числа, 8 разрядов которого представляют собой мантиссу частоты f_x, а число к=3 других разрядов - код порядка мантиссы. Так, например, при измерении частоты f_x в соответствии с п.2 формулы изобретения будет сформировано в качестве мантиссы двоичное число N_ПЗУ=200, а в качестве кода порядка - число m2=4.

Коэффициент 1/32 в выражении для f_х2 означает, что число N_ПЗУ=200 должно быть разделено на 32 (1/32=2^-5=2^r), то есть сдвинуто на r=5 разрядов в сторону младших разрядов, а полученный коэффициент m2=4 требует сдвига числа N_ПЗУ=200 на 4 разряда в сторону старших разрядов.

Информация о величине N_ПЗУ и m2 в виде 11-разрядного слова может быть передана в систему телеметрии или в микропроцессорную систему контроля и управления исследуемым объектом, где априори известно значение r=5 и простым смещением кода мантиссы на r-m2=5-4=1 разряд в сторону младших разрядов будет восстановлена естественная форма записи числа f_x2.

В состав предлагаемого устройства для измерения частоты входят (фиг.2): формирователь 1 импульсов, блок 2 управления, генератор 3 образцовой частоты, блок 4 счета импульсов образцовой частоты, регистр 5 сдвига, ПЗУ 6, счетчик 7 числа сдвигов кода, формирователь 8 сигнала «Готовность» и буферный регистр 9, причем вход 10 устройства соединен через формирователь 1 импульсов с первым входом блока 2 управления, третий вход которого подключен к первому выходу генератора 3 образцовой частоты, второй выход этого генератора соединен с первым входом блока 4 счета импульсов образцовой частоты, второй вход которого подключен к первому выходу блока 2 управления, третий вход - к второму выходу блока 2 управления, а выход данных подключен шиной к входу данных регистра 5 сдвига, выход формирователя 8 сигнала «Готовность» соединен с одноименным выходом устройства, входы адреса ПЗУ 6 соединены шиной с выходами n_min старших разрядов регистра 5 сдвига, вход данных которого подключен к выходу 11 «Код периода» устройства, старший разряд выхода данных регистра 5 сдвига соединен с четвертым входом блока 2 управления, второй вход которого подключен к второму выходу генератора 3 образцовой частоты, а третий, четвертый и пятый выходы блока 2 управления подключены соответственно к двум входам выбора режима и тактовому входу регистра 5 сдвига, выход данных ПЗУ 6 соединен шиной с первым входом данных буферного регистра 9, второй вход данных которого подключен шиной к выходу данных счетчика 7 числа сдвигов кода, третий вход - к восьмому выходу блока 2 управления, четвертый вход - к входу 13 «Считывание» устройства, а выход данных буферного регистра 9 подключен шиной к выходу 12 данных устройства, седьмой выход блока управления 2 соединен с входом обнуления счетчика 7 числа сдвигов кода, тактовый вход которого подключен к шестому выходу блока 2 управления, девятый выход блока 2 управления соединен с первым входом формирователя 8 сигнала «Готовность», второй вход которого подключен к десятому выходу блока 2 управления.

Кроме того, в соответствии с п.4. формулы изобретения во втором варианте предлагаемого устройства входы адреса ПЗУ 6 соединены шиной с выходами n_min младших (вместо старших по п.3) разрядов регистра 5 сдвига и в него введен элемент ИЛИ-НЕ, входы которого подключены к Δn=n_max-n_min старшим разрядам регистра 5 сдвига, кроме того, в нем четвертый вход блока 2 управления отключен от старшего разряда регистра 5 сдвига и подключен к выходу элемента ИЛИ-НЕ (на блок-схеме фиг.2 элемент ИЛИ-НЕ и его связи не показаны).

Предлагаемое устройство работает следующим образом (фиг.3). Генератор 3 со своего первого выхода непрерывно выдает импульсы f_сч, а со второго выхода - инвертированные импульсы . Формирователь 1 из поступающих на вход 10 устройства сигналов вырабатывает импульсы f_x(1), которые подаются на первый вход блока 2 управления. С приходом каждого такого импульса происходит обнуление триггера 2-1 и счетчика-дешифратора 2-2. После окончания каждого импульса f_x(l) и следующего за ним импульса генератора 3 на переднем фронте импульсов f_сч этого генератора счетчик-дешифратор 2-2 вырабатывает такты управления T1÷T(L+2).

Для упрощения описания далее рассматривается работа конкретного варианта предлагаемого устройства, приведенного ранее в примере, где n_min=8, n_max=15, f_х=100 Гц, N_тк=1250 и производился сдвиг кода N_тк в сторону старших разрядов (поз.1 и 3 табл.3). При этом с целью компактного и наглядного представления временных диаграмм упомянутые такты управления на фиг.3 изображены на одной временной оси на двух чередующихся уровнях ординаты. В рассматриваемом варианте устройства таких тактов всего 13: Т0÷Т12.

На первом такте Т1 обнуляется триггер 2-3 и сигнал с его выхода запрещает счет импульсов в счетчике 4-1. Последующее включение этого триггера происходит на такте Т4, после чего счет импульсов в счетчике 4-1 возобновляется.

На такте Т2 передается число N_тк из счетчика 4-1 в регистр 5. Для этого из блока 2 управления подаются необходимые сигналы на установочные 5/(2, 3) и синхронизирующий 5/4 входы регистра 5.

На такте Т3 производится начальная установка счетчика 4-1. При этом число «2», равное числу импульсов f_сч, не поступивших в счетчик 4-1 из-за запрета счета, передается из установочной шины D(4-3) в счетчик 4-1. Кроме того, на такте Т3 выполняется опрос состояния старшего разряда D2/CP регистра 5 сдвига.

Если в этом разряде записан «0», то сигнал с его выхода, пройдя через инвертор 2-8, поступит на третий вход элемента И 2-6 в качестве открывающего напряжения. При этом положительный импульс f_сч, пройдя через элементы И 2-6 и ИЛИ-НЕ 2-7, будет подан в виде отрицательного импульса на тактовый вход 4 регистра 5 сдвига. На заднем фронте этого импульса произойдет сдвиг кода числа N_тк, записанного в регистре 5.

Такой сдвиг кода в регистре 5 будет повторяться и на следующих тактах управления до тех пор, пока на такте Т6 в старшем разряде регистра 5 не появится «1». В этом случае с выхода D2/CP старшего разряда регистра 5 через инвертор 2-8 на вход схемы И 2-6 будет подан запрещающий сигнал и сдвиг кода в регистре 5 на такте Т7 и на всех последующих тактах не будет производиться.

Одновременно с выполнением сдвигов кода в устройстве осуществляется счет числа произведенных сдвигов. Для этого импульсы с выхода элемента И 2-6 подаются на тактовый вход счетчика 7, где фиксируется их количество.

После окончания сдвигов кода с выхода регистра 5 на вход ПЗУ 6 подается число N_тк, определяющее адрес ячейки ПЗУ 6, в которой хранится требуемое число N_ПЗУ.

На такте Т10 с выхода формирователя 8 будет снят сигнал «Готовность». На следующем такте Т11 произойдет передача числа N_ПЗУ с выхода ПЗУ 6 и числа m2 со счетчика 7 в буферный регистр 9. На последнем такте Т12 происходит восстановление сигнала «Готовность» и блокировка работы счетчика-дешифратора 2-2.

С приходом каждого очередного сигнала f_x(l) цикл измерения частоты повторяется.

В предлагаемом устройстве информация о полученном значении частоты передается из буферного регистра 9 по шине 12 во внешнюю систему при поступлении на вход 13 устройства сигнала «Считывание» RD.

Рассмотренный вариант реализации предлагаемого устройства предусматривает сдвиги кода числа N_тк в сторону старших разрядов (по п.3 формулы изобретения) до тех пор, пока в старшем разряде D2/CP регистра 5 не будет записана «1».

В варианте реализации устройства, в котором выполняется сдвиг кода числа N_тк в сторону младших разрядов (по п.4 формулы изобретения), сдвиги кода в регистре 5 выполняются до появления записи «0» во всех (n_max-n_min) старших разрядах регистра 5. Признаком такого состояния регистра 5 является наличие «1» на выходе вновь введенного элемента ИЛИ-НЕ (вместо наличия «1» на выходе старшего разряда регистра 5 в устройстве по п.3 формулы). Этот вариант реализации предлагаемого устройства незначительно сложнее по составу (он имеет дополнительный элемент ИЛИ-НЕ).

Выбор варианта реализации устройства в конечном счете определяется требованиями по его схемной минимизации при заданной элементной базе.

Предлагаемые способ и устройство измерения частоты позволяют дополнительно осуществлять быстродействующий (в течение периода Т_х) пороговый (допусковый) контроль частоты. При этом в процессе преобразования каждого периода Т_х в код получаемые в счетчике числа N_т должны сравниваться с заданными пороговыми величинами f_порj=2^Q·10⁶/f_порj, где f_порj - пороговые значения частоты, j - число порогов, и в соответствии с алгоритмом контроля частоты смогут формироваться управляющие сигналы.

Для этой цели в предлагаемом устройстве (фиг.2) имеется выходная шина 11 «Код периода», по которой информация о числе N_n может непрерывно передаваться во внешний блок обработки кода (на фиг.2 не показан). В этом блоке текущие значения числа NT будут сравниваться с заданными порогами и по результатам сравнения сформируются управляющие сигналы.

Один из таких блоков применен в устройстве [7], в котором алгоритм порогового контроля частоты реализован аппаратно. В состав блока обработки кода входят дешифратор 7, триггеры 8-10, 24, пороговые накопители 20-22, формирователь выходных команд 25 и логические элементы ИЛИ и И. Дешифратор 7 вырабатывает на заданных пороговых уровнях N_T импульсы, которые управляют состоянием триггеров, а те, в свою очередь, посредством схем И управляют работой пороговых накопителей, определяющих состояние формирователя 25 выходных команд.

Предлагаемое устройство для измерения частоты может быть выполнено на серийно выпускаемых интегральных микросхемах. Так, например, формирователь 1 может быть реализован на компараторе 521САЗ бКО.347.015ТУ2, блок 2 - на счетчике-дешифраторе 564ИЕ9 бКО.347.064ТУ или на счетчике 1554ИЕ10 и дешифраторе 1554ИД7 АЕЯР.431.200.093ТУ и логических элементах серии 564 или 1554, генератор 3 - на кварцевом генераторе ГК56-П АФТП.433.520.004ТУ, блок 4 - на счетчике 1554ИЕ10 и других элементах этой серии, регистр 5 - на регистре сдвига 1533ИР13, ПЗУ 6 - на однократно программируемой микросхеме 541РТ2 6КО.347.236-05ТУ, счетчик 7 и формирователь 8 - соответственно на счетчике 1554ИЕ10 и триггере 1554ТМ2, регистр 9 - на буферном регистре 1533ИР33.

Возможны также варианты реализации предлагаемого устройства для измерения частоты на микросхеме одного из базовых матричных кристаллов, например, на Н1537ХМ1 бКО.347.551ТУ, или на программируемой логической интегральной схеме (ПЛИС), например, на ПЛИС серии Spartan-II XC2S100 фирмы «XILINX» и конфигурационном постоянном запоминающем устройстве ХС1700 этой же фирмы.

Таким образом, предлагаемый способ измерения частоты и устройство для его осуществления позволяют:

1. Существенно упростить процесс преобразования кода периода N_тк в код частоты N_ПЗУ, что достигнуто применением ПЗУ.

2. Получить компактную форму передачи информации, представляющую собой мантиссу с числом n_min двоичных разрядов, обеспечивающих требуемую точность измерения, и двоичный код порядка значения частоты. Причем эта форма позволяет сократить количество разрядов в значении частоты, а также обеспечивает простое преобразование (путем сдвига кода N_ПЗУ) чисел из компактной формы в обычную форму двоичного числа.

3. Освободить микропроцессорную систему от сложных вычислений гиперболической функции N_ПЗУ=к/N_тк. При этом микропроцессорная система может быть применена для решения задач более высокого уровня, например, в многоканальной системе она может осуществлять контроль состояния объекта с учетом корреляционных связей измеряемых параметров, управлять работой исследуемого объекта.

4. Реализовать на их основе быстродействующий (в течение периода Т_х) пороговый (допусковый) контроль частоты.

В итоге предлагаемый способ измерения частоты и устройство для его осуществления позволяют реализовать быстродействующие непрерывные измерение и контроль частоты с повышенной надежностью.

Выполненные по этому способу устройства в виде модулей могут быть включены в состав систем измерения, управления и аварийной защиты различных объектов повышенного быстродействия, таких, например, как газотурбинные авиационные двигатели [8]. При этом существенно повысится эффективность систем аварийной защиты, что позволит защитить от разрушения исследуемые объекты и испытательные стенды и в итоге значительно снизить затраты на создание изделий новой техники.

СПИСОК ЛИТЕРАТУРЫ.

1. Патент RU N2.173.857, МПК⁷ G01R 23/00, опубл. 20.09.2001.

2. Патент RU N2.300.112 С2, МПК G01R 23/10, опубл. 27.05.2007.

3. Орнадский П.П. Автоматические измерения и приборы. Киев: «Вища школа», 1973 г., стр.404, 405.

4. Гитис Э.И., Пискунов Е.А. Аналого-цифровые преобразователи. М.: Энергоиздат, 1981 г., стр.165, 166.

5. Патент RU N2.097.774, МПК⁶ G01R 23/00, опубл. 27.11.1997.

6. Патент RU N2.178.908, МПК⁷ G04F 10/04, опубл. 27.01.2002.

7. Авторское свидетельство SU 1677639 А1, МПК⁵ G01Р 3/48, опубл. 15.09.91.

8. Севрюгин Н.Н., Потапов И.А., Попов А.Н., Цирихов A.M. Опыт автоматизации процесса испытаний авиационных газотурбинных двигателей. // Приборы и Системы. Управление, контроль, диагностика. 2001, №5.

Заявленная группа изобретений относится к контрольно-измерительной технике и может быть использована в системах автоматического измерения, регулирования и аварийной защиты. Устройство для измерения частоты содержит: формирователь импульсов, блок управления, генератор образцовой частоты, блок счета импульсов образцовой частоты, формирователь сигнала «Готовность», счетчик числа сдвигов кода, буферный регистр, регистр сдвига, постоянное запоминающее устройство. Особенностью заявленного способа измерения частоты является то, что задают значение частоты f_сч, округленное в сторону увеличения до ближайшей величины f_cч=2^Q·10⁶ Гц. Подают числа N_тк, получаемые после окончания измерения периода Т_х в n_min младших или старших разрядах счетчика, на адресные входы ПЗУ. При предварительной записи в ПЗУ для каждого значения N_тк в диапазоне от до определяют значения чисел N_ПЗУ. При выполнении условия n_min<n_изм≤n_mах, n_изм=n_min+m1 или n_min≤n_изм<n_mах, n_изм=n_mах-m2 производят m1 или m2 раз сдвиг числа N_тк в сторону младших или старших разрядов. Запоминают число m1 или m2 проведенных сдвигов и определяют частоту f_x1 или f_x2 исследуемых сигналов. Техническим результатом группы изобретений является повышение надежности и точности измерения частоты. 4 н.п. ф-лы, 3 ил, 3 табл.

1. Способ измерения частоты, заключающийся в измерении длительности периода Т_х следования сигналов и в последующем определении частоты f_x как величины, обратной измеренному периоду, причем для измерения периода Т_х используют двоичный счетчик, в котором в процессе измерения каждого периода Т_х в диапазоне от T_xmin до Т_хmах получают соответствующие числа N_т, предварительно определяют число n_min младших разрядов этого счетчика, обеспечивающих измерение минимального периода T_xmin с погрешностью дискретности, не превышающей допустимого значения δ_т, определяют частоту f_сч заполнения счетчика с учетом величины T_xmin и числа N_ткmin, получаемого в счетчике при измерении T_xmin, определяют общее число n_mах разрядов счетчика исходя из величины максимального периода Т_хmах измеряемой частоты, отличающийся тем, что задают значение частоты f_сч, округленное в сторону увеличения до ближайшей величины f_cч=2^Q·10⁶ Гц, где Q - целое положительное или отрицательное число, подают числа N_тк, получаемые после окончания измерения периода Т_х в n_min младших разрядах счетчика, на адресные входы постоянного запоминающего устройства (ПЗУ), в ячейках памяти которого хранятся предварительно записанные числа N_ПЗУ, пропорциональные соответствующим значениям f_с частоты сигналов, причем при предварительной записи в ПЗУ для каждого значения N_тк в диапазоне от до определяют значения чисел N_ПЗУ:
,
при измерении частоты, величина N_тк периода которой занимает n_min младших разрядов счетчика и отвечает условию , частоту исследуемых сигналов определяют по формуле:
f_xн=N_ПЗУ·2^с1, где c1=21-2·n_min+Q,
при измерении частоты, величина N_тк периода которой занимает число n_изм младших разрядов счетчика и при этом выполняются условия n_min<n_изм≤n_mах, n_изм=n_min+m1, производят m1 раз сдвиг числа N_тк в сторону младших разрядов, запоминают число m1 проведенных сдвигов и определяют частоту f_x1 исследуемых сигналов по формуле:
f_х1=f_хн·2^-m1=N_ПЗУ·2^-m1·2^c1.

2. Способ измерения частоты, заключающийся в измерении длительности периода Т_х следования сигналов и в последующем определении частоты f_x как величины, обратной измеренному периоду, причем для измерения периода Т_х используют двоичный счетчик, в котором в процессе измерения каждого периода Т_х в диапазоне от T_xmin до Т_хmах получают соответствующие числа N_т, предварительно определяют число n_min младших разрядов этого счетчика, обеспечивающих измерение минимального периода T_xmin с погрешностью дискретности, не превышающей допустимого значения δ_т, определяют частоту f_сч заполнения счетчика с учетом величины T_xmin и числа N_ткmin, получаемого в счетчике при измерении T_xmin, определяют общее число n_mах разрядов счетчика исходя из величины максимального периода Т_хmах измеряемой частоты, отличающийся тем, что задают значение частоты f_cч, округленное в сторону увеличения до ближайшей величины f_cч=2^Q·10⁶ Гц, где Q - целое положительное или отрицательное число, подают числа N_тк, получаемые после окончания измерения периода Т_х в n_min старших разрядах счетчика, на адресные входы ПЗУ, в ячейках памяти которого хранятся предварительно записанные числа N_ПЗУ, пропорциональные соответствующим значениям f_c частоты сигналов, причем при предварительной записи в ПЗУ для каждого значения N_тк в диапазоне от до определяют значения чисел N_ПЗУ:
,
при измерении частоты, величина N_тк периода которой занимает число n_изм младших разрядов счетчика и при этом выполняются условия n_min≤n_изм<n_mах, n_изм=n_mах-m2, производят m2 раз сдвиг числа N_тк в сторону старших разрядов, запоминают число m2 проведенных сдвигов и определяют частоту f_x2 исследуемых сигналов по формуле:
f_x2=N_ПЗУ·2^m2·2^c2, где с2=21-n_max-n_min+Q.

3. Устройство для измерения частоты, содержащее формирователь импульсов, блок управления, генератор образцовой частоты, блок счета импульсов образцовой частоты, регистр и формирователь сигнала «Готовность», причем вход устройства соединен через формирователь импульсов с первым входом блока управления, третий вход которого подключен к первому выходу генератора образцовой частоты, второй выход этого генератора соединен с первым входом блока счета импульсов образцовой частоты, второй вход которого подключен к первому выходу блока управления, третий вход - к второму выходу блока управления, а выход данных подключен шиной к входу данных регистра, выход формирователя сигнала «Готовность» соединен с одноименным выходом устройства, при этом в состав блока счета импульсов образцовой частоты входит двоичный счетчик, количество n_min разрядов которого определяется значением δ_т допустимой погрешности дискретности измерения минимального T_xmin периода, а общее число n_mах разрядов этого счетчика задается исходя из величины максимального периода Т_хmах измеряемой частоты, отличающееся тем, что в него введены постоянное запоминающее устройство, счетчик числа сдвигов кода и буферный регистр, а вместо регистра применен регистр сдвига, причем входы адреса ПЗУ соединены шиной с выходами n_min старших разрядов регистра сдвига, вход данных которого подключен к выходу «Код периода» устройства, старший разряд выхода данных регистра сдвига соединен с четвертым входом блока управления, второй вход которого подключен к второму выходу генератора образцовой частоты, а третий, четвертый и пятый выходы блока управления подключены соответственно к двум входам выбора режима и тактовому входу регистра сдвига, выход данных ПЗУ соединен шиной с первым входом данных буферного регистра, второй вход данных которого подключен шиной к выходу данных счетчика числа сдвигов кода, третий вход - к восьмому выходу блока управления, четвертый вход - к входу «Считывание» устройства, а выход данных буферного регистра подключен шиной к выходу данных устройства, седьмой выход блока управления соединен с входом обнуления счетчика числа сдвигов кода, тактовый вход которого подключен к шестому выходу блока управления, девятый выход блока управления соединен с первым входом формирователя сигнала «Готовность», второй вход которого подключен к десятому выходу блока управления.

4. Устройство для измерения частоты, содержащее формирователь импульсов, блок управления, генератор образцовой частоты, блок счета импульсов образцовой частоты, регистр и формирователь сигнала «Готовность», причем вход устройства соединен через формирователь импульсов с первым входом блока управления, третий вход которого подключен к первому выходу генератора образцовой частоты, второй выход этого генератора соединен с первым входом блока счета импульсов образцовой частоты, второй вход которого подключен к первому выходу блока управления, третий вход - к второму выходу блока управления, а выход данных подключен шиной к входу данных регистра, выход формирователя сигнала «Готовность» соединен с одноименным выходом устройства, при этом в состав блока счета импульсов образцовой частоты входит двоичный счетчик, количество n_min разрядов которого определяется значением δ_т допустимой погрешности дискретности измерения минимального Т_хmin периода, а общее число n_mах разрядов этого счетчика задается исходя из величины максимального периода Т_хmах измеряемой частоты, отличающееся тем, что в него введены постоянное запоминающее устройство, счетчик числа сдвигов кода, буферный регистр и элемент ИЛИ-НЕ, а вместо регистра применен регистр сдвига, причем входы адреса ПЗУ соединены шиной с выходами n_min младших разрядов регистра сдвига, вход данных которого подключен к выходу «Код периода» устройства, второй вход блока управления подключен к второму выходу генератора образцовой частоты, а третий, четвертый и пятый выходы блока управления подключены соответственно к двум входам выбора режима и тактовому входу регистра сдвига, выход данных ПЗУ соединен шиной с первым входом данных буферного регистра, второй вход данных которого подключен шиной к выходу данных счетчика числа сдвигов кода, третий вход - к восьмому выходу блока управления, четвертый вход - к входу «Считывание» устройства, а выход данных буферного регистра подключен шиной к выходу данных устройства, седьмой выход блока управления соединен с входом обнуления счетчика числа сдвигов кода, тактовый вход которого подключен к шестому выходу блока управления, девятый выход блока управления соединен с первым входом формирователя сигнала «Готовность», второй вход которого подключен к десятому выходу блока управления, входы элемента ИЛИ-НЕ подключены к Δn=n_max-n_min старшим разрядам регистра сдвига, четвертый вход блока управления подключен к выходу элемента ИЛИ-НЕ.