Быстродействующий выходной каскад аналоговых микросхем на комплементарных полевых транзисторах с управляющим p-n переходом для работы при низких температурах Российский патент 2020 года по МПК H03F3/26 

Изобретение относится к области аналоговой микроэлектроники и может быть использовано в качестве двухтактных буферных усилителей и выходных каскадов усиления по мощности в различных микроэлектронных аналоговых устройствах (операционных усилителях, драйверах линий связи и т.п.), допускающих работу в условиях воздействия проникающей радиации и низких температур.

Известно значительное количество схем микроэлектронных двухтактных буферных усилителей (БУ), которые реализуются на комплементарных биполярных (BJT) или полевых (КМОП, КНИ, КНС и др.) транзисторах, а также при их совместном включении [1-29]. Благодаря высокой симметрии, простоте и относительно малому напряжению смещения нуля (U_см=100÷200 мВ) вышеназванные схемотехнические решения БУ наиболее популярны как в зарубежных, так и в российских аналоговых микросхемах, реализуемых на основе типовых технологических процессов [1-29].

Ближайшим прототипом заявляемого устройства является буферный усилитель (фиг. 1) на комплементарных полевых транзисторах, представленный в патенте US №7.764.123, fig. 3, 2010 г. Данная схема рассмотрена и в других патентах (US №5.351.012, 1994 г.; US №6.215.357 fig. 3, 2001 г.; US №5.973.534), а также в ряде публикаций, например [28. М. Djebbi, A. Assi and М. Sawan. An offset-compensated wide-bandwidth CMOS current-feedback operational amplifier // CCECE 2003 - Canadian Conference on Electrical and Computer Engineering. Toward a Caring and Humane Technology (Cat. No. 03CH37436), 2003, pp. 73-76 vol. 1. DOI: 10.1109/CCECE.2003.1226347]. Схема БУ-прототипа фиг. 1 содержит потенциальный вход 1 и потенциальный выход 2 устройства, первый 3 токовый выход устройства, согласованный с первой 4 шиной источника питания, второй 5 токовый выход устройства, согласованный со второй 6 шиной источника питания, первый 7 входной полевой транзистор, затвор которого соединен с потенциальным входом 1 устройства, а сток связан с третьим 8 токовым выходом устройства, согласованным со второй 6 шиной источника питания, второй 9 входной полевой транзистор, затвор которого соединен с потенциальным входом 1 устройства, а сток связан с четвертым 10 токовым выходом устройства, согласованным с первой 4 шиной источника питания, первый 11 выходной полевой транзистор, исток которого связан с потенциальным выходом 2 устройства, затвор подключен к истоку первого 7 входного полевого транзистора, а сток соединен с первым 3 токовым выходом устройства, второй 12 выходной полевой транзистор, исток которого соединен с потенциальным выходом 2 устройства, затвор подключен к истоку второго 9 входного полевого транзистора, а сток соединен со вторым 5 токовым выходом устройства.

БУ-прототип является основой различных входных и выходных каскадов ОУ с потенциальной отрицательной обратной связью [29], а также ОУ с токовой отрицательной обратной связью [28, 29]. Кроме этого, БУ с данной архитектурой, в связи с его высокой значимостью в приборостроении, выпускается многими фирмами в виде самостоятельных серийных микросхем (NA5033, ORA633, BUF-601, BUF-604, BUF-634, AD9630, МАХ405, KM432UE1, M142UE2, M143UE2 и др.), реализуемых на КМОП, BJT, SiGe и других технологических процессах.

Существенный недостаток известного буферного усилителя состоит в том, что статический режим транзисторов его схемы определяется двумя независимыми источниками опорного тока (I₁, I₂, фиг. 1). Это отрицательно сказывается на работе БУ в условиях низких температур, а также затрудняет управление нагрузочной способностью БУ при изменении сопротивления его нагрузки в широких пределах. В практических схемах БУ (фиг. 1) высококачественные источники опорного тока Ii, I2, существенно влияющие на параметры БУ, выполняются по достаточно сложным транзисторным схемам, что отрицательно влияет на общее энергопотребление. Таким образом, БУ-прототип имеет ограниченное применение, прежде всего, в тяжелых условиях эксплуатации (низкие температуры, проникающая радиация). Кроме этого, известный БУ-прототип характеризуется повышенной инерционностью при преобразовании входного импульсного напряжения в выходные токи. Это отрицательно сказывается на быстродействии аналоговых устройств на его основе (например, операционных усилителей с токовой отрицательной обратной связью).

Основная задача предполагаемого изобретения состоит в создании быстродействующего радиационно-стойкого и низкотемпературного схемотехнического решения БУ на комплементарных полевых транзисторах, обеспечивающего (при высокой линейности амплитудной характеристики) повышенную стабильность статического режима транзисторов и низкий уровень шумов, в том числе при работе в диапазоне низких температур.

Поставленная задача достигается тем, что в буферном усилителе фиг. 1, содержащем потенциальный вход 1 и потенциальный выход 2 устройства, первый 3 токовый выход устройства, согласованный с первой 4 шиной источника питания, второй 5 токовый выход устройства, согласованный со второй 6 шиной источника питания, первый 7 входной полевой транзистор, затвор которого соединен с потенциальным входом 1 устройства, а сток связан с третьим 8 токовым выходом устройства, согласованным со второй 6 шиной источника питания, второй 9 входной полевой транзистор, затвор которого соединен с потенциальным входом 1 устройства, а сток связан с четвертым 10 токовым выходом устройства, согласованным с первой 4 шиной источника питания, первый 11 выходной полевой транзистор, исток которого связан с потенциальным выходом 2 устройства, затвор подключен к истоку первого 7 входного полевого транзистора, а сток соединен с первым 3 токовым выходом устройства, второй 12 выходной полевой транзистор, исток которого соединен с потенциальным выходом 2 устройства, затвор подключен к истоку второго 9 входного полевого транзистора, а сток соединен со вторым 5 токовым выходом устройства, предусмотрены новые элементы и связи - в схему введены первый 13 и второй 14 дополнительные полевые транзисторы с разными типами каналов, причем исток первого 13 дополнительного полевого транзистора связан с истоком первого 7 входного полевого транзистора через первый 15 дополнительный резистор, его сток подключен к первой 4 шине источника питания, а затвор связан с потенциальным выходом 2 устройства, исток второго 14 дополнительного полевого транзистора связан с истоком второго 9 входного полевого транзистора через второй 16 дополнительный резистор, его сток подключен ко второй 6 шине источника питания, а затвор связан с потенциальным выходом 2 устройства.

Первый 3 и второй 5 токовые выходы заявляемого БУ могут подключаться (в некоторых практических схемах его включения, например, в усилителях с токовой отрицательной обратной связью [28, 29]) к токовым зеркалам и другим выходным подсхемам того или иного проектируемого аналогового устройства, решающего практические задачи обработки аналоговых сигналов. В частном случае, в соответствии с п. 2 формулы изобретения, первый 3 токовый выход устройства соединен с первой 4 шиной источника питания, а второй 5 токовый выход устройств соединен со второй 6 шиной источника питания. В данном варианте построения БУ фиг. 2 токовые выходы 3 и 5 не используются, а БУ выполняет только одну функцию - согласование с источником сигнала (по величине входного сопротивления), а также передачу в нагрузку входного напряжения с коэффициентом передачи, близким к единице.

Кроме этого, на чертеже фиг. 2, в соответствии с п. 3 формулы изобретения, третий 8 токовый выход устройства связан со второй 6 шиной источника питания, а четвертый 10 токовый выход устройства соединен с первой 4 шиной источника питания.

На чертеже фиг. 1 представлена схема БУ-прототипа, а на чертеже фиг. 2 - схема заявляемого буферного усилителя в соответствии с п. 1, п. 2, п. 3 формулы изобретения.

На чертеже фиг. 3 приведена схема заявляемого буферного усилителя в соответствии с п. 4 формулы изобретения. В этом случае в схеме фиг. 3 реализуется повышенное быстродействие в режиме преобразования входного импульсного напряжения в выходные токи первого 3 и второго 5 токовых выходов устройства.

На чертеже фиг. 4 показан статический режим заявляемого буферного усилителя фиг. 2 в среде компьютерного моделирования LTspice (фирма Analog Devices) на моделях комплементарных CJFet полевых транзисторов [31] при температурах 27°С (а) и -197°С (б).

На чертеже фиг. 5 приведена зависимость выходного напряжения БУ фиг. 4 от входного напряжения в диапазоне температур 27°С и -197°С.

Быстродействующий выходной каскад аналоговых микросхем на комплементарных полевых транзисторах с управляющим р-n переходом для работы при низких температурах содержит (фиг. 2) потенциальный вход 1 и потенциальный выход 2 устройства, первый 3 токовый выход устройства, согласованный с первой 4 шиной источника питания, второй 5 токовый выход устройства, согласованный со второй 6 шиной источника питания, первый 7 входной полевой транзистор, затвор которого соединен с потенциальным входом 1 устройства, а сток связан с третьим 8 токовым выходом устройства, согласованным со второй 6 шиной источника питания, второй 9 входной полевой транзистор, затвор которого соединен с потенциальным входом 1 устройства, а сток связан с четвертым 10 токовым выходом устройства, согласованным с первой 4 шиной источника питания, первый 11 выходной полевой транзистор, исток которого связан с потенциальным выходом 2 устройства, затвор подключен к истоку первого 7 входного полевого транзистора, а сток соединен с первым 3 токовым выходом устройства, второй 12 выходной полевой транзистор, исток которого соединен с потенциальным выходом 2 устройства, затвор подключен к истоку второго 9 входного полевого транзистора, а сток соединен со вторым 5 токовым выходом устройства. В схему введены первый 13 и второй 14 дополнительные полевые транзисторы с разными типами каналов, причем исток первого 13 дополнительного полевого транзистора связан с истоком первого 7 входного полевого транзистора через первый 15 дополнительный резистор, его сток подключен к первой 4 шине источника питания, а затвор связан с потенциальным выходом 2 устройства, исток второго 14 дополнительного полевого транзистора связан с истоком второго 9 входного полевого транзистора через второй 16 дополнительный резистор, его сток подключен ко второй 6 шине источника питания, а затвор связан с потенциальным выходом 2 устройства.

В схемах фиг. 2 и фиг. 3 двухполюсник 17 моделирует свойства потенциальной нагрузки заявляемого БУ.

На чертеже фиг. 2, в соответствии с п. 2 формулы изобретения, первый 3 токовый выход устройства соединен с первой 4 шиной источника питания, а второй 5 токовый выход устройства соединен со второй 6 шиной источника питания.

Кроме этого, на чертеже фиг. 2, в соответствии с п. 3 формулы изобретения, третий 8 токовый выход устройства связан со второй 6 шиной источника питания, а четвертый 10 токовый выход устройства соединен с первой 4 шиной источника питания.

Таким образом, в БУ по п. 2 и п. 3 формулы изобретения токовые выходы 3, 5, 8 и 9 не используются.

На чертеже фиг. 3, в соответствии с п. 4 формулы изобретения, третий 8 токовый выход устройства соединен со вторым 5 токовым выходом устройства, а четвертый 10 токовый выход устройства соединен с первым 3 токовым выходом устройства. Это повышает быстродействие БУ.

Кроме этого, на чертеже фиг. 3 показаны двухполюсники 18 и 19, моделирующие свойства нагрузок для первого 3 и второго 5 токовых выходов устройства. Первый 20 и второй 21 паразитные конденсаторы в схеме фиг. 3 являются одной из главных причин инерционности БУ-прототипа при большом импульсном входном сигнале. Однако, в заявляемом устройстве они используются для увеличения скорости преобразования входного импульсного напряжения БУ в выходные токи первого 3 и второго 5 токовых выходов. Это стало возможным благодаря введению новых элементов схемы и связей между ними.

Рассмотрим работу БУ фиг. 2.

Особенность и уникальностью схемы заявляемого БУ состоит в том, что статический режим ее транзисторов по току определяется первым 15 и вторым 16 дополнительными резисторами, что позволяет за счет изменения их номиналов обеспечить оптимизацию статического режима по одному из критериев, например, напряжению смещения нуля БУ, статическому току потребления и т.д.

Статические токи через первый 15 и второй 16 дополнительные резисторы определяются уравнениями на основе второго закона Кирхгофа:

где U_зи.i - напряжение затвор-исток i-го полевого транзистора при токе истока, равном (I₀).

При этом сквозной ток выходных транзисторов 11 и 12

Таким образом, в схеме фиг. 2 токи истоков первого 11 и второго 12 выходных транзисторов также определяются сопротивлениями первого 15 и второго 16 дополнительных резисторов.

Если первый 7 входной и второй 12 выходной полевые транзисторы, а также второй 9 входной и первый 11 выходной полевые транзисторы идентичны, то из последних уравнений следует, что токи стока этих транзисторов определяются сопротивлениями двух резисторов 15 и 16. Как следствие, для регулировки напряжения смещения нуля БУ фиг. 2 эти резисторы, а также, например, число параллельно включенных элементарных полевых транзисторов в структуре составных (для рассматриваемого случая) выходных транзисторов 11 и 12, может быть неодинаково.

Следовательно, заявляемый БУ допускает параметрическую оптимизацию параметров, например, по критерию минимизации напряжения смещения нуля, которая в реальных схемах БУ фиг. 2 обеспечивается за счет оптимального выбора сопротивлений первого 15 и второго 16 дополнительных резисторов, а также длины и ширины канала первого 11 и второго 12 выходных полевых транзисторов. Другие известные схемы БУ рассматриваемого класса таким свойством не обладают. В них из-за неидентичности напряжения отсечки полевых транзисторов с р- и n-каналами, которую невозможно устранить технологическим путем, напряжение смещения нуля БУ всегда остается достаточно большим (сотни милливольт).

Компьютерное моделирование БУ в среде LTspice (фиг. 4) и его оптимизация показывают, что предлагаемый буферный усилитель, схемотехника которого адаптирована на применение в диапазоне низких температур и воздействия проникающей радиации [30, 31], имеет существенные достоинства в сравнении с известными вариантами построения БУ при их практической реализации.

Рассмотрим далее процесс преобразования положительного входного импульсного напряжения большой амплитуды, соизмеримой с напряжением питания БУ фиг. 3 в выходной ток первого 3 токового выхода. Такой режим характерен для работы заявляемого БУ в структуре операционного усилителя с токовой отрицательной обратной связью [28, 29], который, как известно [29], имеет предельно высокие значения по максимальной скорости нарастания выходного напряжения (SR) в сравнении с традиционными ОУ.

В БУ-прототипе из-за наличия паразитных конденсаторов 20 и 21 выходной ток первого 3 токового выхода изменяется достаточно медленно и практически по линейному закону, что связано с процессом перезаряда первого 20 паразитного конденсатора относительно малым статическим током и запиранием по цепи затвора первого 7 входного полевого транзистора. При этом, если С₂₀=0, то ток стока первого 11 выходного транзистора

где R₁₇ - сопротивление нагрузки 17.

В заявляемом устройстве к медленно изменяющемуся (из-за влияния первого 20 паразитного конденсатора) току стока первого 11 выходного транзистора добавляется быстро изменяющийся ток стока второго 9 входного транзистора. Этот ток может принимать достаточно большие значения, зависящие от амплитуды входного импульса емкости второго 21 паразитного конденсатора и сопротивления истока r_и9 второго 9 входного транзистора. При этом, максимальное значение этого импульса тока

где S₉ - крутизна стоко-затворной характеристики второго 9 входного полевого транзистора.

В результате суммарный выходной ток имеет быстроизменяющуюся составляющую пропорциональную амплитуде

Это способствует более быстрому перезаряду основного интегрирующего корректирующего конденсатора ОУ и, как следствие, существенному повышению SR [29].

Как следствие, на основе предлагаемого БУ фиг. 3 могут быть созданы операционные усилители с токовой отрицательной обратной связью, которые относятся к классу наиболее быстродействующих.

При отрицательном импульсном сигнале большой амплитуды уменьшается фронт выходного тока для второго 5 токового выхода устройства за счет формирования первым 7 входным полевым транзистором дополнительного импульсного тока стока, определяемого емкостью первого 20 паразитного конденсатора и сопротивлением истока первого 7 входного транзистора. Данный качественный анализ показывает, что заявляемый БУ фиг. 3 имеет более высокое быстродействие для токовых выходов, чем БУ-прототип.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент US 6.215.357, fig. 3, 2001 г.

2. Патент US 5.351.012, 1994 г.

3. Патент US 5.973.534, 1999 г.

4. Патент US 5.197.124, fig. 25, 1993 г.

5. Патент US 7.764.123, fig. 3, 2010 г.

6. Патент US №6.268.769 fig. 3, 2001 г.

7. Патент US №6.420.933, 2002 г.

8. Патент US №5.223.122, 1993 г.

9. Патентная заявка US №2004/0196101, 2004 г.

10. Патентная заявка US №2005/0264358 fig. 1, 2005 г.

11. Патентная заявка US №2002/0175759, 2002 г.

12. Патент US №5.049.653 fig. 8, 1991 г.

13. Патент US №4.837.523, 1989 г.

14. Патент US №5.179.355, 1993 г.

15. Патент Японии JP 10.163.763, 1991 г.

16. Патент Японии JP 10.270.954, 1992 г.

17. Патент US №5.170.134 fig. 6, 1992 г.

18. Патент US №4.540.950, 1985 г.

19. Патент US №4.424.493, 1984 г.

20. Патент Японии JP 6310950, 2018 г.

21. Патент US №5.378.938, 1995 г.

22. Патент US №4.827.223, 1989 г.

23. Патент US №6.160.451, 2000 г.

24. Патент US №4.639.685, 1987 г.

25. А. св. СССР 1506512, 1986 г.

26. Патент US №5.399.991, 1995 г.

27. Патент US №6.542.032, 2003 г.

28. М. Djebbi, A. Assi and М. Sawan. An offset-compensated wide-bandwidth CMOS current-feedback operational amplifier // CCECE 2003 - Canadian Conference on Electrical and Computer Engineering. Toward a Caring and Humane Technology (Cat. No.03CH37436), 2003, pp. 73-76 vol. 1. DOI: 10.1109/CCECE.2003.1226347

29. N.N. Prokopenko, A.S. Budyakov, J.M. Savchenko, S.V. Korneev. Maximum rating of Voltage Feedback and Current Feedback Operational Amplifiers in Linear and Nonlinear Modes // Proceeding of the Third International Conference on Circuits and Systems for Communications - ICCSC'06, Politehnica University, Bucharest, Romania: July 6-7, 2006, pp. 149-154.

30. Элементная база радиационно-стойких информационно-измерительных систем: монография / Н.Н. Прокопенко, О.В. Дворников, С.Г. Крутчинский; под общ. ред. д.т.н. проф. Н.Н. Прокопенко; ФГБОУ ВПО «Южно-Рос. гос. ун-т экономики и сервиса». - Шахты: ФГБОУ ВПО «ЮРГУЭС», 2011. - 208 с.

31. О.V. Dvornikov, V.L. Dziatlau, N.N. Prokopenko, K.О. Petrosiants, N.V. Kozhukhov and V.A. Tchekhovski. The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors // 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, Kazakhstan, 2017, pp. 1-6. DOI: 10.1109/SIBCON.2017.7998507.

Изобретение относится к области аналоговой микроэлектроники и может быть использовано в качестве двухтактных буферных усилителей и выходных каскадов. Технический результат заключается в обеспечении при высокой линейности амплитудной характеристики повышенной стабильности статического режима транзисторов и низкого уровня шумов, в том числе при работе в диапазоне низких температур. Каскад содержит входные полевые транзисторы, выходные полевые транзисторы и дополнительные полевые транзисторы с разными типами каналов. 3 з.п. ф-лы, 7 ил.

1. Быстродействующий выходной каскад аналоговых микросхем на комплементарных полевых транзисторах с управляющим p-n переходом для работы при низких температурах, содержащий потенциальный вход (1) и потенциальный выход (2) устройства, первый (3) токовый выход устройства, согласованный с первой (4) шиной источника питания, второй (5) токовый выход устройства, согласованный со второй (6) шиной источника питания, первый (7) входной полевой транзистор, затвор которого соединен с потенциальным входом (1) устройства, а сток связан с третьим (8) токовым выходом устройства, согласованным со второй (6) шиной источника питания, второй (9) входной полевой транзистор, затвор которого соединен с потенциальным входом (1) устройства, а сток связан с четвертым (10) токовым выходом устройства, согласованным с первой (4) шиной источника питания, первый (11) выходной полевой транзистор, исток которого связан с потенциальным выходом (2) устройства, затвор подключен к истоку первого (7) входного полевого транзистора, а сток соединен с первым (3) токовым выходом устройства, второй (12) выходной полевой транзистор, исток которого соединен с потенциальным выходом (2) устройства, затвор подключен к истоку второго (9) входного полевого транзистора, а сток соединен со вторым (5) токовым выходом устройства, отличающийся тем, что в схему введены первый (13) и второй (14) дополнительные полевые транзисторы с разными типами каналов, причем исток первого (13) дополнительного полевого транзистора связан с истоком первого (7) входного полевого транзистора через первый (15) дополнительный резистор, его сток подключен к первой (4) шине источника питания, а затвор связан с потенциальным выходом (2) устройства, исток второго (14) дополнительного полевого транзистора связан с истоком второго (9) входного полевого транзистора через второй (16) дополнительный резистор, его сток подключен ко второй (6) шине источника питания, а затвор связан с потенциальным выходом (2) устройства.

2. Быстродействующий выходной каскад аналоговых микросхем на комплементарных полевых транзисторах с управляющим p-n переходом для работы при низких температурах по п. 1, отличающийся тем, что первый (3) токовый выход устройства соединен с первой (4) шиной источника питания, а второй (5) токовый выход устройства соединен со второй (6) шиной источника питания.

3. Быстродействующий выходной каскад аналоговых микросхем на комплементарных полевых транзисторах с управляющим p-n переходом для работы при низких температурах по п. 1, отличающийся тем, что третий (8) токовый выход устройства связан со второй (6) шиной источника питания, а четвертый (10) токовый выход устройства соединен с первой (4) шиной источника питания.

4. Быстродействующий выходной каскад аналоговых микросхем на комплементарных полевых транзисторах с управляющим p-n переходом для работы при низких температурах по п. 1, отличающийся тем, что третий (8) токовый выход устройства соединен со вторым (5) токовым выходом устройства, а четвертый (10) токовый выход устройства соединен с первым (3) токовым выходом устройства.