БУФЕРНЫЙ УСИЛИТЕЛЬ КЛАССА АВ НА КОМПЛЕМЕНТАРНЫХ ПОЛЕВЫХ ТРАНЗИСТОРАХ С УПРАВЛЯЮЩИМ P-N ПЕРЕХОДОМ ДЛЯ РАБОТЫ ПРИ НИЗКИХ ТЕМПЕРАТУРАХ Российский патент 2020 года по МПК H03F3/00 

Изобретение относится к области аналоговой микроэлектроники и может быть использовано в качестве двухтактных буферных усилителей и выходных каскадов в различных аналоговых устройствах (операционных усилителях, драйверах линий связи и т.п.), допускающих работу в условиях воздействия проникающей радиации и низких температур.

Известно значительное количество схем микроэлектронных двухтактных буферных усилителей (БУ), которые реализуются на комплементарных биполярных (BJT) или полевых (JFet, КМОП, КНИ, КНС и др.) транзисторах, а также при их совместном включении [1-27]. Вышеназванные схемотехнические решения БУ наиболее популярны как в зарубежных, так и в российских аналоговых микросхемах, реализуемых на основе типовых технологических процессов [1-27].

Ближайшим прототипом заявляемого устройства является буферный усилитель (фиг. 1) на комплементарных полевых транзисторах, представленный в патенте РФ 2684489, 2019 г. Схема БУ-прототипа фиг. 1 содержит вход 1 и выход 2 устройства, первый 3 входной полевой транзистор, затвор которого соединен со входом 1 устройства, сток подключен к первой 4 шине источника питания, второй 5 входной полевой транзистор, затвор которого подключен ко входу устройства 1, а сток соединен со второй 6 шиной источника питания, токостабилизирующий резистор 7, включенный между истоками первого 3 и второго 5 входных полевых транзисторов, первый 8 и второй 9 выходные полевые транзисторы, истоки которых объединены и подключены к выходу 2 устройства, причем сток первого 8 выходного полевого транзистора связан с первой 4 шиной источника питания, а сток второго 9 выходного полевого транзистора связан со второй 6 шиной источника питания, затвор второго 9 выходного полевого транзистора соединен с истоком первого 3 входного полевого транзистора.

БУ-прототип перспективен для использования в качестве выходных каскадов ОУ с потенциальной отрицательной обратной связью [28] (когда используется только выход 2 устройства), а также входных каскадов ОУ с токовой отрицательной обратной связью [27,28]. В последнем случае к величине напряжения смещения нуля БУ предъявляются повышенные требования [27]. Однако из-за неидентичности стоко-затворных характеристик первого 3 входного и первого 8 выходного, а также второго 5 входного и второго 9 выходного полевых транзисторов, которую практически невозможно устранить технологическим путем, численные значения напряжения смещения нуля (U_см) БУ лежат в пределах сотен милливольт [27]. Для ряда задач аналоговой микросхемотехники это недопустимо.

Основная задача предполагаемого изобретения состоит в создании радиационно-стойкого и низкотемпературного схемотехнического решения БУ на комплементарных полевых транзисторах с управляющим p-n переходом, обеспечивающего возможность схемотехнической регулировки систематической составляющей напряжения смещения нуля БУ и сквозного тока первого 8 и второго 9 выходных полевых транзисторов в условиях разброса стоко-затворных характеристик применяемых полевых транзисторах.

Поставленная задача решается тем, что в буферном усилителе фиг. 2, содержащем, содержащий вход 1 и выход 2 устройства, первый 3 входной полевой транзистор, затвор которого соединен со входом 1 устройства, сток подключен к первой 4 шине источника питания, второй 5 входной полевой транзистор, затвор которого подключен ко входу устройства 1, а сток соединен со второй 6 шиной источника питания, токостабилизирующий резистор 7, включенный между истоками первого 3 и второго 5 входных полевых транзисторов, первый 8 и второй 9 выходные полевые транзисторы, истоки которых объединены и подключены к выходу 2 устройства, причем сток первого 8 выходного полевого транзистора связан с первой 4 шиной источника питания, а сток второго 9 выходного полевого транзистора связан со второй 6 шиной источника питания, затвор второго 9 выходного полевого транзистора соединен с истоком первого 3 входного полевого транзистора, предусмотрены новые элементы и связи – в схему введены первый 10 и второй 11 дополнительные полевые транзисторы, затворы которых соединены со входом 1 устройства, сток первого 10 дополнительного полевого транзистора подключен к первой 4 шине источника питания, сток второго 11 дополнительного полевого транзистора подключён ко второй 6 шиной источника питания, между истоками первым 10 и второго 11 дополнительных полевых транзисторов включен дополнительный токостабилизирующий резистор 12, причем исток второго 11 дополнительного полевого транзистора соединен с затвором первого 8 выходного полевого транзистора.

На чертеже фиг. 1 представлен схема БУ-прототипа по патенту RU 2684489, 2019 г.

На чертеже фиг. 2 приведена схема заявляемого буферного усилителя в соответствии с формулой изобретения.

На чертеже фиг. 3 показан статический режим схемы БУ фиг. 2 при температуре 27°С, R1=R2=30кОм.

На чертеже фиг. 4 представлен статический режим схемы БУ фиг. 2 при температуре -197°С, R1=R2=30кОм.

На чертеже фиг. 5 показан статический режим схемы БУ фиг. 2 при температуре 27°С, R1=R2=7.4кОм.

На чертеже фиг. 6 приведен статический режим схемы БУ фиг. 2 при температуре -197°С, R1=R2=7.4кОм.

На чертеже фиг. 7 представлена зависимость выходного напряжения БУ от входного напряжения БУ фиг. 3 при температуре 27°С, R1=R2=30кОм.

На чертеже фиг. 8 показана зависимость выходного напряжения БУ от входного напряжения БУ фиг. 4 при температуре -197°С, R1=R2=30кОм.

На чертеже фиг. 9 приведена зависимость выходного напряжения БУ от входного напряжения БУ фиг. 5 при температуре 27°С, R1=R2=7,4кОм.

На чертеже фиг. 10 представлена зависимость выходного напряжения БУ от входного напряжения БУ фиг. 6 при температуре -19°С, R1=R2=7,4кОм.

Буферный усилитель класса АВ на комплементарных полевых транзисторах с управляющим p-n переходом для работы при низких температурах, содержит вход 1 и выход 2 устройства, первый 3 входной полевой транзистор, затвор которого соединен со входом 1 устройства, сток подключен к первой 4 шине источника питания, второй 5 входной полевой транзистор, затвор которого подключен ко входу устройства 1, а сток соединен со второй 6 шиной источника питания, токостабилизирующий резистор 7, включенный между истоками первого 3 и второго 5 входных полевых транзисторов, первый 8 и второй 9 выходные полевые транзисторы, истоки которых объединены и подключены к выходу 2 устройства, причем сток первого 8 выходного полевого транзистора связан с первой 4 шиной источника питания, а сток второго 9 выходного полевого транзистора связан со второй 6 шиной источника питания, затвор второго 9 выходного полевого транзистора соединен с истоком первого 3 входного полевого транзистора. В схему введены первый 10 и второй 11 дополнительные полевые транзисторы, затворы которых соединены со входом 1 устройства, сток первого 10 дополнительного полевого транзистора подключен к первой 4 шине источника питания, сток второго 11 дополнительного полевого транзистора подключён ко второй 6 шиной источника питания, между истоками первым 10 и второго 11 дополнительных полевых транзисторов включен дополнительный токостабилизирующий резистор 12, причем исток второго 11 дополнительного полевого транзистора соединен с затвором первого 8 выходного полевого транзистора.

Рассмотрим работу заявляемого устройства фиг. 2.

Основная особенность предлагаемой схемы БУ фиг. 2 состоит в том, что здесь статический режим по току первого 3 и второго 5 входных полевых транзисторов, а также первого 10 и второго 11 дополнительных полевых транзисторов устанавливается разными токостабилизирующими резисторами 7 и 12. Это позволяет независимо управлять напряжениями затвор-исток первого 8 выходного полевого транзистора и напряжениями затвор-исток второго 9 выходного полевого транзистора в статическом режиме, а также сквозным током этих транзисторов (I_Скв.). Как следствие, благодаря новым элементам и связям между ними, заявляемая схема фиг. 2 имеет потенциально более низкие уровни систематической составляющей напряжения смещения нуля, а также более широкий диапазон управления сквозным током, что оказывает положительное влияние на линейные искажения БУ. Результаты компьютерного моделирования показывают, что напряжение смещения нуля предлагаемого БУ изменяются в широком диапазоне температур от +27°С до -197°С в пределах единиц милливольт. Моделирование БУ прототипа показывает, что этот параметр в БУ-прототипе на 1-2 порядка хуже.

Таким образом, предлагаемый буферный усилитель, который благодаря использованию CJFet транзисторов имеет также малый уровень шумов и работает в широком диапазоне температур и радиационных воздействий [29, 30], характеризуется более высокими качественными параметрами и имеет существенные преимущества в сравнении с БУ-прототипом.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент US 6.215.357, fig. 3, 2001 г.

2. Патент US 5.351.012, 1994 г.

3. Патент US 5.973.534, 1999 г.

4. Патент US 7.764.123, fig. 3, 2010 г.

5. Патент US № 6.268.769 fig.3, 2001 г.

6. Патент US № 6.420.933, 2002 г.

7. Патент US № 5.223.122, 1993 г.

8. Патентная заявка US № 2004/0196101, 2004 г.

9. Патентная заявка US № 2005/0264358 fig.1, 2005 г.

10. Патентная заявка US № 2002/0175759, 2002 г.

11. Патент US № 5.049.653 fig.8, 1991 г.

12. Патент US № 4.837.523, 1989 г.

13. Патент US № 5.179.355, 1993 г.

14. Патент Японии JP 10.163.763, 1991 г.

15. Патент Японии JP 10.270.954, 1992 г.

16. Патент US № 5.170.134 fig.6, 1992 г.

17. Патент US № 4.540.950, 1985 г.

18. Патент US № 4.424.493, 1984 г.

19. Патент Японии JP 6310950, 2018 г.

20. Патент US № 5.378.938, fig. 2, 1995 г.

21. Патент US № 4.827.223, 1989 г.

22. Патент US № 6.160.451, 2000 г.

23. Патент US № 4.639.685, 1987 г.

24. А.св. СССР 1506512, 1986 г.

25. Патент US № 5.399.991, 1995 г.

26. Патент US № 6.542.032, 2003 г.

27. M. Djebbi, A. Assi and M. Sawan. An offset-compensated wide-bandwidth CMOS current-feedback operational amplifier // CCECE 2003 - Canadian Conference on Electrical and Computer Engineering. Toward a Caring and Humane Technology (Cat. No.03CH37436), 2003, pp. 73-76 vol.1. DOI: 10.1109/CCECE.2003.1226347

28. N.N. Prokopenko, A.S. Budyakov, J.M. Savchenko, S.V. Korneev. Maximum rating of Voltage Feedback and Current Feedback Operational Amplifiers in Linear and Nonlinear Modes // Proceeding of the Third International Conference on Circuits and Systems for Communications – ICCSC’06, Politehnica University, Bucharest, Romania: July 6-7, 2006, pp.149-154.

29. Элементная база радиационно-стойких информационно-измерительных систем: монография / Н.Н. Прокопенко, О.В. Дворников, С.Г. Крутчинский; под общ. ред. д.т.н. проф. Н.Н. Прокопенко; ФГБОУ ВПО «Южно-Рос. гос. ун-т экономики и сервиса». - Шахты: ФГБОУ ВПО «ЮРГУЭС», 2011. - 208 с.

30. O. V. Dvornikov, V. L. Dziatlau, N. N. Prokopenko, K. O. Petrosiants, N. V. Kozhukhov and V. A. Tchekhovski. The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors // 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, Kazakhstan, 2017, pp. 1-6. DOI: 10.1109/SIBCON.2017.7998507.

Изобретение относится к области аналоговой микроэлектроники и может быть использовано в качестве двухтактных буферных усилителей. Технический результат заключается в создании радиационно-стойкого и низкотемпературного схемотехнического решения БУ на комплементарных полевых транзисторах с управляющим p-n переходом, обеспечивающего возможность схемотехнической регулировки систематической составляющей напряжения смещения нуля БУ и сквозного тока первого и второго выходных полевых транзисторов в условиях разброса стоко-затворных характеристик применяемых полевых транзисторов. Буферный усилитель содержит входные полевой транзисторы, шины источника питания, токостабилизирующий резистор, дополнительные полевые транзисторы, дополнительный токостабилизирующий резистор. 10 ил.

Буферный усилитель класса АВ на комплементарных полевых транзисторах с управляющим p-n-переходом для работы при низких температурах, содержащий вход (1) и выход (2) устройства, первый (3) входной полевой транзистор, затвор которого соединен со входом (1) устройства, сток подключен к первой (4) шине источника питания, второй (5) входной полевой транзистор, затвор которого подключен ко входу устройства (1), а сток соединен со второй (6) шиной источника питания, токостабилизирующий резистор (7), включенный между истоками первого (3) и второго (5) входных полевых транзисторов, первый (8) и второй (9) выходные полевые транзисторы, истоки которых объединены и подключены к выходу (2) устройства, причем сток первого (8) выходного полевого транзистора связан с первой (4) шиной источника питания, а сток второго (9) выходного полевого транзистора связан со второй (6) шиной источника питания, затвор второго (9) выходного полевого транзистора соединен с истоком первого (3) входного полевого транзистора, отличающийся тем, что в схему введены первый (10) и второй (11) дополнительные полевые транзисторы, затворы которых соединены со входом (1) устройства, сток первого (10) дополнительного полевого транзистора подключен к первой (4) шине источника питания, сток второго (11) дополнительного полевого транзистора подключён ко второй (6) шине источника питания, между истоками первого (10) и второго (11) дополнительных полевых транзисторов включен дополнительный токостабилизирующий резистор (12), причем исток второго (11) дополнительного полевого транзистора соединен с затвором первого (8) выходного полевого транзистора.