Предлагаемое изобретение относится к области аналоговой микроэлектроники и может быть использовано в различных аналоговых и аналого-цифровых интерфейсах - активных RC-фильтрах, нормирующих преобразователях и т.п., в том числе работающих в условиях низких температур и воздействия радиации.
В современной микроэлектронике достаточно перспективны архитектуры операционных усилителей (ОУ), содержащие каскадный входной дифференциальный усилитель (ДУ) [1-19]. Это одно из перспективных направлений аналоговой схемотехники, позволяющее схемотехническим путем устранить ряд недостатков используемых транзисторов.
Ближайшим прототипом заявляемого устройства является схема ДУ-прототипа фиг. 1, которая одновременно присутствует в нескольких патентах: US 9.167.327, 2015 г., US 9.888.315, 2018 г., US 9.668.045, 2017 г. ДУ-прототип содержит первый 1 и второй 2 входы устройства, первый 3 и второй 4 токовые выходы устройства, первый 5 входной полевой транзистор, затвор которого соединен с первым 1 входом устройства, второй 6 входной полевой транзистор, затвор которого соединен со вторым 2 входом устройства, первый 7 выходной полевой транзистор, затвор которого подключен к истоку первого 5 входного полевого транзистора, исток соединен со стоком первого 5 входного полевого транзистора, а сток подключен к первому 3 токовому выходу устройства, второй 8 выходной полевой транзистор, затвор которого подключен к истоку второго 6 входного полевого транзистора, исток соединен со стоком второго 6 входного полевого транзистора, а сток подключен ко второму 4 токовому выходу устройства, токостабилизирующий двухполюсник общей истоковой цепи 9 первого 5 и второго 6 входных полевых транзисторов, связанный с первой 10 шиной источника питания, первый 11, второй 12, третий 13, четвертый 14 вспомогательные резисторы, причем первый 3 и второй 4 токовые выходы устройства согласованы со второй 15 шиной источника питания.
Существенный недостаток ДУ-прототипа состоит в том, что при его использовании в ОУ не обеспечиваются малые значения систематической составляющей напряжения смещения нуля (Uсм) и повышенные значения коэффициента усиления по напряжению (К0).
Основная задача предполагаемого изобретения состоит в создании радиационно-стойкого и низкотемпературного ДУ и операционного усилителя на его основе, который за счет высокой самоустанавливающейся симметрии статического режима по токам стока и напряжениям затвор-сток применяемых полевых транзисторов обеспечивает малый уровень систематической составляющей напряжения смещения нуля и повышенные значения коэффициента усиления по напряжению.
Поставленная задача достигается тем, что в ДУ фиг. 1, содержащем первый 1 и второй 2 входы устройства, первый 3 и второй 4 токовые выходы устройства, первый 5 входной полевой транзистор, затвор которого соединен с первым 1 входом устройства, второй 6 входной полевой транзистор, затвор которого соединен со вторым 2 входом устройства, первый 7 выходной полевой транзистор, затвор которого подключен к истоку первого 5 входного полевого транзистора, исток соединен со стоком первого 5 входного полевого транзистора, а сток подключен к первому 3 токовому выходу устройства, второй 8 выходной полевой транзистор, затвор которого подключен к истоку второго 6 входного полевого транзистора, исток соединен со стоком второго 6 входного полевого транзистора, а сток подключен ко второму 4 токовому выходу устройства, токостабилизирующий двухполюсник общей истоковой цепи 9 первого 5 и второго 6 входных полевых транзисторов, связанный с первой 10 шиной источника питания, первый 11, второй 12, третий 13, четвертый 14 вспомогательные резисторы, причем первый 3 и второй 4 токовые выходы устройства согласованы со второй 15 шиной источника питания, предусмотрены новые элементы и связи – токостабилизирующий двухполюсник общей истоковой цепи 9 первого 5 и второго 6 входных полевых транзисторов выполнен в виде первого 16 и второго 17 дополнительных полевых транзисторов, стоки которых соединены с объединенными истоками первого 5 и второго 6 входных полевых транзисторов, затвор первого 16 дополнительного полевого транзистора соединен с его истоком через первый 11 вспомогательный резистор и связан с первой 10 шиной источника питания, затвор второго 17 дополнительного полевого транзистора соединен с его истоком через второй 12 вспомогательный резистор и связан с первой 10 шиной источника питания, второй 4 токовый выход устройства соединен с затвором третьего 18 дополнительного полевого транзистора, сток которого согласован со второй 15 шиной источника питания, а исток соединен со вторым 4 токовым выходом устройства через третий 13 вспомогательный резистор, исток третьего 18 дополнительного полевого транзистора соединен с первым 19 управляющим входом дополнительного усилительного трехполюсника 20, второй управляющий вход которого 21 подключен к источнику напряжения смещения 22, а токовый выход 23 дополнительного усилительного трехполюсника 20 связан с дополнительным токовым выходом устройства 24, причем дополнительный токовый выход устройства 24 соединен со стоком пятого 25 дополнительного полевого транзистора, затвор которого соединен с первой 10 шиной источника питания и подключен к его истоку через четвертый 14 вспомогательный резистор.
На фиг. 1 представлена схема ДУ-прототипа, которая одновременно присутствует в нескольких патентах: US 9.167.327, 2015 г., US 9.888.315, 2018 г., US 9.668.045, 2017 г.
На фиг. 2 приведена схема заявляемого ДУ и операционного усилителя на его основе в соответствии с п.1, п. 2 и п.4 формулы изобретения.
На фиг. 3 приведена схема заявляемого ДУ и операционного усилителя на его основе в соответствии с п.3 формулы изобретения.
На фиг. 4 показана схема ДУ фиг.2 и операционного усилителя на его основе в среде LTspice на моделях GaAs полевых и GaAs биполярных транзисторов Минского научно-исследовательского института радиоматериалов при R1÷R4 = 19 кОм, V1= 5 В, C1=3пФ, Eп=±10 В.
На фиг. 5 приведена амплитудно-частотная характеристика (АЧХ) ОУ фиг.4 в среде LTspice на моделях GaAs полевых и GaAs биполярных транзисторов при R1÷R4 = 19 кОм, V1= 5 В, C1=3пФ, Eп=±10 В.
Дифференциальный усилитель на полевых транзисторах с управляющим p-n-переходом фиг. 2 содержит первый 1 и второй 2 входы устройства, первый 3 и второй 4 токовые выходы устройства, первый 5 входной полевой транзистор, затвор которого соединен с первым 1 входом устройства, второй 6 входной полевой транзистор, затвор которого соединен со вторым 2 входом устройства, первый 7 выходной полевой транзистор, затвор которого подключен к истоку первого 5 входного полевого транзистора, исток соединен со стоком первого 5 входного полевого транзистора, а сток подключен к первому 3 токовому выходу устройства, второй 8 выходной полевой транзистор, затвор которого подключен к истоку второго 6 входного полевого транзистора, исток соединен со стоком второго 6 входного полевого транзистора, а сток подключен ко второму 4 токовому выходу устройства, токостабилизирующий двухполюсник общей истоковой цепи 9 первого 5 и второго 6 входных полевых транзисторов, связанный с первой 10 шиной источника питания, первый 11, второй 12, третий 13, четвертый 14 вспомогательные резисторы, причем первый 3 и второй 4 токовые выходы устройства согласованы со второй 15 шиной источника питания. Токостабилизирующий двухполюсник общей истоковой цепи 9 первого 5 и второго 6 входных полевых транзисторов выполнен в виде первого 16 и второго 17 дополнительных полевых транзисторов, стоки которых соединены с объединенными истоками первого 5 и второго 6 входных полевых транзисторов, затвор первого 16 дополнительного полевого транзистора соединен с его истоком через первый 11 вспомогательный резистор и связан с первой 10 шиной источника питания, затвор второго 17 дополнительного полевого транзистора соединен с его истоком через второй 12 вспомогательный резистор и связан с первой 10 шиной источника питания, второй 4 токовый выход устройства соединен с затвором третьего 18 дополнительного полевого транзистора, сток которого согласован со второй 15 шиной источника питания, а исток соединен со вторым 4 токовым выходом устройства через третий 13 вспомогательный резистор, исток третьего 18 дополнительного полевого транзистора соединен с первым 19 управляющим входом дополнительного усилительного трехполюсника 20, второй управляющий вход которого 21 подключен к источнику напряжения смещения 22, а токовый выход 23 дополнительного усилительного трехполюсника 20 связан с дополнительным токовым выходом устройства 24, причем дополнительный токовый выход устройства 24 соединен со стоком пятого 25 дополнительного полевого транзистора, затвор которого соединен с первой 10 шиной источника питания и подключен к его истоку через четвертый 14 вспомогательный резистор.
На фиг. 2, в соответствии с п. 2 формулы изобретения, дополнительный усилительный трехполюсник 20 выполнен на полевом транзисторе с управляющим p-n-переходом 26, исток которого является первым 19 управляющим входом дополнительного усилительного трехполюсника 20, затвор соответствует второму управляющему входу 21 дополнительного усилительного трехполюсника 20, а сток является токовым выходом 23 дополнительного усилительного трехполюсника 20.
На фиг. 3, в соответствии с п. 3 формулы изобретения, дополнительный усилительный трехполюсник 20 выполнен на биполярном транзисторе 27, эмиттер которого является первым 19 управляющим входом дополнительного усилительного трехполюсника 20, база соответствует второму управляющему входу 21 дополнительного усилительного трехполюсника 20, а коллектор является токовым выходом 23 дополнительного усилительного трехполюсника 20.
На фиг. 2 и фиг. 3, в соответствии с п. 4 формулы изобретения, дополнительный токовый выход устройства 24 связан со входом дополнительного буферного усилителя 28, выход которого 29 является потенциальным выходом устройства.
Для обеспечения устойчивости ОУ фиг. 2 и фиг. 3 в ряде случаев необходимо включение корректирующего конденсатора 30. На фиг. 2 и фиг. 3 входной каскадный дифференциальный каскад, включающий первый 5, второй 6 входные, а также третий 7 и четвертый 8 выходные полевые транзисторы, обозначен как функциональный узел 31.
Рассмотрим работу ОУ фиг. 2.
Основная особенность схемы ОУ фиг. 2 состоит в создании условий, при которых в цепи второго 4 токового выхода устройства обеспечивается полная взаимная компенсация статического тока цепи динамической нагрузки на третьем 18 дополнительном полевом транзисторе и тока стока второго 8 выходного полевого транзистора. Данное условие выполняется путем специального построения токостабилизирующего двухполюсника 9 общей истоковой цепи первого 5 и второго 6 входных полевых транзисторов, реализованного на первом 16 и втором 17 дополнительных полевых транзисторах, а также такого же построения источника опорного тока на пятом 25 дополнительном полевом транзисторе.
При идентичных резисторах и одинаковых стоко-затворных характеристиках применяемых полевых транзисторов выходной ток ошибки в цепи дополнительного токового выхода устройства 24 равен нулю (ΔI24=0). Как следствие, систематическая составляющая напряжения смещения нуля ОУ на основе заявляемого дифференциального усилителя близка к нулю.
Разомкнутый коэффициент усиления по напряжению ОУ фиг. 2 определяется следующим уравнением
(1)
где Ri24 – эквивалентное выходное сопротивление в цепи дополнительного токового выхода 24.
– крутизна преобразования входного дифференциального напряжения ОУ фиг. 2 в ток дополнительного токового выхода 24.
Причем
(2)
где – коэффициент внутренней обратной связи третьего 18 дополнительного полевого транзистора в схеме с общим затвором;
S5-6=S5=S6 – крутизна стоко-затворной характеристики первого 5 и второго 6 входных полевых транзисторов;
R13 - сопротивление третьего 13 вспомогательного резистора;
S18 – крутизна стоко-затворной характеристики третьего 18 дополнительного полевого транзистора в рабочей точке;
R19 – входное сопротивление дополнительного усилительного трехполюсника 20 по первому 19 управляющему входу.
Численные значения Ri24 определяются параллельным включением сопротивления R25 цепи динамической нагрузки на пятом 25 дополнительном полевом транзисторе и выходного сопротивления R20 дополнительного усилительного трехполюсника 20.
Таким образом, заявляемое устройство и его схема включения в операционном усилителе имеют высокие обобщенные показатели качества: улучшенные Uсм и К0. При использовании СJFET транзисторов обеспечивается высокая радиационная стойкость, криогенный диапазон температур и экстремально низкий уровень шумов.
Предлагаемый ДУ и операционный усилитель на его основе имеет существенные преимущества в сравнении с прототипом и может быть рекомендован для практического использования в космическом приборостроении и физике высоких энергий.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Патент US 9.167.327, 2015 г.
2. Патент US 9.888.315, 2018 г.
3. Патент US 9.668.045, 2017 г.
4. Патент RU 2710296, 2019 г.
5. Авт.св. СССР 537435, 1976 г.
6.Патентная заявка RU 2020134402, 2020 г.
7. Патент US 5.291.149, fig. 3, 1994 г.
8. Патент RU 2679970, fig. 2, 2019 г.
9. Патент RU 2624565, fig. 1, 2016 г.
10. Патент RU 2571399, fig. 2, 2014 г.
11. Авт.св. СССР 437193, 1972 г.
12. Патентная заявка US 2006/01255222, 2006 г.
13. Патент US 4.121.169, fig. 5, fig. 6, 1978 г.
14. Патент US 9.668.045, 2017 г.
15. Патент US 9.888.315, 2018 г.
16. Патент US 9.167.327, 2015 г.
17. Патент EP 0293488, fig. 1, 1988 г.
18. Патент US 5.166.553, fig. 14, 1992 г.
19. Shur, Michael S., “GaAs Devices and Circuits”, Springer Science+Business Media, New York, 1987, 677 p. DOI 10.1007/978-1-4899-1989-2.
название | год | авторы | номер документа |
---|---|---|---|
ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ НА АРСЕНИД-ГАЛЛИЕВЫХ ПОЛЕВЫХ ТРАНЗИСТОРАХ | 2021 |
|
RU2770912C1 |
ОПЕРАЦИОННЫЙ УСИЛИТЕЛЬ С МАЛЫМ НАПРЯЖЕНИЕМ СМЕЩЕНИЯ НУЛЯ НА КОМПЛЕМЕНТАРНЫХ ПОЛЕВЫХ ТРАНЗИСТОРАХ | 2021 |
|
RU2770913C1 |
ОПЕРАЦИОННЫЙ УСИЛИТЕЛЬ НА ОСНОВЕ «ПЕРЕГНУТОГО» КАСКОДА И КОМПЛЕМЕНТАРНЫХ ПОЛЕВЫХ ТРАНЗИСТОРОВ | 2022 |
|
RU2773907C1 |
НЕИНВЕРТИРУЮЩИЙ УСИЛИТЕЛЬ ТОКА КЛАССА "АВ" | 2022 |
|
RU2783042C1 |
ПРОМЕЖУТОЧНЫЙ КАСКАД CJFET ОПЕРАЦИОННОГО УСИЛИТЕЛЯ С ПАРАФАЗНЫМ ТОКОВЫМ ВЫХОДОМ | 2019 |
|
RU2712411C1 |
ОПЕРАЦИОННЫЙ УСИЛИТЕЛЬ С ПАРАФАЗНЫМ ВЫХОДОМ ДЛЯ АКТИВНЫХ RC-ФИЛЬТРОВ, РАБОТАЮЩИХ В УСЛОВИЯХ ВОЗДЕЙСТВИЯ ПОТОКА НЕЙТРОНОВ И НИЗКИХ ТЕМПЕРАТУР | 2020 |
|
RU2724921C1 |
СОСТАВНОЙ ТРАНЗИСТОР НА ОСНОВЕ КОМПЛЕМЕНТАРНЫХ ПОЛЕВЫХ ТРАНЗИСТОРОВ С УПРАВЛЯЮЩИМ P-N ПЕРЕХОДОМ | 2019 |
|
RU2710846C1 |
АРСЕНИД-ГАЛЛИЕВЫЙ ВЫХОДНОЙ КАСКАД УСИЛИТЕЛЯ МОЩНОСТИ | 2021 |
|
RU2767976C1 |
ОПЕРАЦИОННЫЙ УСИЛИТЕЛЬ НА ОСНОВЕ ДВУХТАКТНОГО "ПЕРЕГНУТОГО" КАСКОДА И КОМПЛЕМЕНТАРНЫХ ПОЛЕВЫХ ТРАНЗИСТОРОВ С УПРАВЛЯЮЩИМ PN-ПЕРЕХОДОМ | 2022 |
|
RU2780220C1 |
ВХОДНОЙ КАСКАД ДИФФЕРЕНЦИАЛЬНОГО ОПЕРАЦИОННОГО УСИЛИТЕЛЯ С ПАРАФАЗНЫМ ВЫХОДОМ НА КОМПЛЕМЕНТАРНЫХ ПОЛЕВЫХ ТРАНЗИСТОРАХ | 2020 |
|
RU2721945C1 |
Изобретение относится к области аналоговой микроэлектроники и может быть использовано в различных аналоговых и аналого-цифровых интерфейсах - активных RC-фильтрах, нормирующих преобразователях и т.п., в том числе работающих в условиях низких температур и воздействия радиации. Технический результат: создание радиационно-стойкого и низкотемпературного ДУ и операционного усилителя на его основе, который за счет высокой самоустанавливающейся симметрии статического режима по токам стока и напряжениям затвор-сток применяемых полевых транзисторов обеспечивает малый уровень систематической составляющей напряжения смещения нуля и повышенные значения коэффициента усиления по напряжению. Технический результат достигается за счет создания условий, при которых в цепи второго (4) токового выхода устройства обеспечивается полная взаимная компенсация статического тока цепи динамической нагрузки на третьем (18) дополнительном полевом транзисторе и тока стока второго (8) выходного полевого транзистора. Данное условие выполняется путем специального построения токостабилизирующего двухполюсника (9) общей истоковой цепи первого (5) и второго (6) входных полевых транзисторов, реализованного на первом (16) и втором (17) дополнительных полевых транзисторах, а также такого же построения источника опорного тока на пятом (25) дополнительном полевом транзисторе. 3 з.п. ф-лы, 5 ил.
1. Дифференциальный усилитель на полевых транзисторах с управляющим p-n переходом, содержащий первый (1) и второй (2) входы устройства, первый (3) и второй (4) токовые выходы устройства, первый (5) входной полевой транзистор, затвор которого соединен с первым (1) входом устройства, второй (6) входной полевой транзистор, затвор которого соединен со вторым (2) входом устройства, первый (7) выходной полевой транзистор, затвор которого подключен к истоку первого (5) входного полевого транзистора, исток соединен со стоком первого (5) входного полевого транзистора, а сток подключен к первому (3) токовому выходу устройства, второй (8) выходной полевой транзистор, затвор которого подключен к истоку второго (6) входного полевого транзистора, исток соединен со стоком второго (6) входного полевого транзистора, а сток подключен ко второму (4) токовому выходу устройства, токостабилизирующий двухполюсник общей истоковой цепи (9) первого (5) и второго (6) входных полевых транзисторов, связанный с первой (10) шиной источника питания, первый (11), второй (12), третий (13), четвертый (14) вспомогательные резисторы, причем первый (3) и второй (4) токовые выходы устройства согласованы со второй (15) шиной источника питания, отличающийся тем, что токостабилизирующий двухполюсник общей истоковой цепи (9) первого (5) и второго (6) входных полевых транзисторов выполнен в виде первого (16) и второго (17) дополнительных полевых транзисторов, стоки которых соединены с объединенными истоками первого (5) и второго (6) входных полевых транзисторов, затвор первого (16) дополнительного полевого транзистора соединен с его истоком через первый (11) вспомогательный резистор и связан с первой (10) шиной источника питания, затвор второго (17) дополнительного полевого транзистора соединен с его истоком через второй (12) вспомогательный резистор и связан с первой (10) шиной источника питания, второй (4) токовый выход устройства соединен с затвором третьего (18) дополнительного полевого транзистора, сток которого согласован со второй (15) шиной источника питания, а исток соединен со вторым (4) токовым выходом устройства через третий (13) вспомогательный резистор, исток третьего (18) дополнительного полевого транзистора соединен с первым (19) управляющим входом дополнительного усилительного трехполюсника (20), второй управляющий вход которого (21) подключен к источнику напряжения смещения (22), а токовый выход (23) дополнительного усилительного трехполюсника (20) связан с дополнительным токовым выходом устройства (24), причем дополнительный токовый выход устройства (24) соединен со стоком пятого (25) дополнительного полевого транзистора, затвор которого соединен с первой (10) шиной источника питания и подключен к его истоку через четвертый (14) вспомогательный резистор.
2. Дифференциальный усилитель на полевых транзисторах с управляющим p-n переходом по п. 1, отличающийся тем, что дополнительный усилительный трехполюсник (20) выполнен на полевом транзисторе с управляющим p-n переходом (26), исток которого является первым (19) управляющим входом дополнительного усилительного трехполюсника (20), затвор соответствует второму управляющему входу (21) дополнительного усилительного трехполюсника (20), а сток является токовым выходом (23) дополнительного усилительного трехполюсника (20).
3. Дифференциальный усилитель на полевых транзисторах с управляющим p-n переходом по п. 1, отличающийся тем, что дополнительный усилительный трехполюсник (20) выполнен на биполярном транзисторе (27), эмиттер которого является первым (19) управляющим входом дополнительного усилительного трехполюсника (20), база соответствует второму управляющему входу (21) дополнительного усилительного трехполюсника (20), а коллектор является токовым выходом (23) дополнительного усилительного трехполюсника (20).
4. Дифференциальный усилитель на полевых транзисторах с управляющим p-n переходом по п. 1, отличающийся тем, что дополнительный токовый выход устройства (24) связан со входом дополнительного буферного усилителя (28), выход которого (29) является потенциальным выходом устройства.
US 9668045 B1, 30.05.2017 | |||
ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ НА ОСНОВЕ РАДИАЦИОННО-СТОЙКОГО БИПОЛЯРНО-ПОЛЕВОГО ТЕХНОЛОГИЧЕСКОГО ПРОЦЕССА ДЛЯ РАБОТЫ ПРИ НИЗКИХ ТЕМПЕРАТУРАХ | 2014 |
|
RU2571399C1 |
СОСТАВНОЙ ТРАНЗИСТОР НА ОСНОВЕ КОМПЛЕМЕНТАРНЫХ ПОЛЕВЫХ ТРАНЗИСТОРОВ С УПРАВЛЯЮЩИМ P-N ПЕРЕХОДОМ | 2019 |
|
RU2710846C1 |
ДИФФЕРЕНЦИАЛЬНЫЙ КАСКАД НА КОМПЛЕМЕНТАРНЫХ JFET ПОЛЕВЫХ ТРАНЗИСТОРАХ С ПОВЫШЕННЫМ ОСЛАБЛЕНИЕМ ВХОДНОГО СИНФАЗНОГО СИГНАЛА | 2019 |
|
RU2710296C1 |
УПРАВЛЯЕМЫЙ КОМПЛЕМЕНТАРНЫЙ ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ | 2010 |
|
RU2421897C1 |
US 4121169 A, 17.10.1978. |
Авторы
Даты
2022-03-16—Публикация
2021-09-08—Подача