Триггерный логический элемент ИЛИ на полевых транзисторах Российский патент 2023 года по МПК H03K19/00 

Изобретение относится к цифровой схемотехнике,автоматике ипромышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах.

Известен логический элемент ИЛИ-НЕ на полевых транзисторах [Шило В.Л. Популярные цифровые микросхемы. - М.: Радио и связь, 1989, стр. 203, рис. 2.10, а], содержащий четыре полевых транзистора: два транзистора с индуцированными каналами р-типа и два транзистора с индуцированными каналами n-типа, а также источник постоянного напряжения.

Недостаток его заключается в том, что у него малая нагрузочная способность, так сила электрического тока внешней нагрузки в итоге (в эквиваленте) определяется силой электрического тока только одного транзистора. Электрический ток внешней нагрузки здесь определяется транзисторами с индуцированными каналами р-типа, а эти два транзистора включены между собой последовательно, поэтому сила тока нагрузки по существу определяется силой тока одного транзистора. Если бы удалось получить, что сила электрического тока нагрузки равнялась сумме силы токов двух транзисторов, то это повысило бы нагрузочную способность логического элемента.

Наиболее близким по технической сущности является выбранный в качестве прототипа логический элемент ИЛИ-НЕ на полевых транзисторах [1 ГусевВ.Г., Гусев Ю.М. Электроника и микропроцессорная техника. - М.: Высшая школа, 2004, стр. 610, рис. 8.14, в], содержащий шесть полевых транзисторов: ярусно включенных три транзистора с индуцированными каналами р-типа и параллельно включенных три транзистора с индуцированными каналами n-типа, а также источник постоянного напряжения.

Недостаток его заключается в том, что у него малая нагрузочная способность, так как сила электрического тока внешней нагрузкиопределяется силой электрического тока одного полевого транзистора. В ярусной части схемы полевые транзисторы включены последовательно, тогда сила электрического тока одного транзистора равна силе электрического тока всех других транзисторов в этом ярусном включении, а эквивалентная сила электрического тока по существу равна силе электрического тока одного транзистора. И этот ток замыкается на внешнюю нагрузку. Если бы удалось получить, что сила электрического тока нагрузки равнялась сумме силы электрических токов двух или более транзисторов, то это повысило бы нагрузочною способностьлогического элемента.

Задача, на решение которой направленно изобретение, состоит в повышении нагрузочной способности триггерного логического элемента ИЛИ на полевых транзисторах.

Это достигается тем, что в триггерный логический элемент ИЛИ на полевых транзисторах, содержащий источник питающего постоянного напряжения, общая шина (минусовой вывод) которого заземлена, параллельно соединенные два полевых транзистора с индуцированными каналами n-типа, истоки и подложки которых соединены вместе и образуют общий вывод, авыводы затворов образуют первый и второй входы относительно "земли" логического элемента ИЛИ, третий полевой транзистор, тоже с индуцированным n-каналом, исток и подложка его образует общий вывод, который подключен к общему выводу истоков и подложек первого и второго полевых транзисторов, также имеется четвертый полевой транзистор, но с индуцированным р-каналом, подложка которого соединена с его истоком, введены пять резисторов и дополнительный полевой транзистор с индуцированным каналом n-типа, а также изменено включение элементов, первый резистор включен между выходом (плюсовой вывод) источника питающего постоянного напряжения и общим выводом стоков первого и второго полевых транзисторов, второй резистор включен между "землей" и общим выводом истоков и подложек первого, второго и третьего полевых транзисторов, третий резистор включен между стоком третьего полевого транзистора и общим выводом первого резистора и выхода источника питающего постоянного напряжения, у источника опорного постоянного напряжения,минусовой вывод заземлен, а плюсовой вывод подсоединен к затвору третьего полевого транзистора, последовательно между собой соединены дополнительный полевой транзистор и четвертый резистор, сток дополнительного полевого транзистора подсоединен и к общему выводу первого резистора, стоков первого, второго транзисторов, и к затвору четвертого полевого транзистора, подложка дополнительного полевого транзистора подключена к общему выводу истока этого транзистора и четвертого резистора, затвор дополнительного полевого транзистора соединен со стоком четвертого полевого транзистора, общий вывод истока и подложки четвертого полевого транзистора подключен к общему выводу третьего резистора и стока третьего полевого транзистора, один из выводов пятого резистора соединен со свободным выводом четвертого резистора и их общий вывод образует относительно "земли" выход логического элемента, другой вывод пятого резистора подключен к общему выводу стока четвертого полевого транзистора и затвора дополнительного полевого транзистора.

Сущность изобретения поясняется чертежами (фиг. 1, 2).

В триггерном логическом элементе ИЛИ на полевых транзисторах общая шина (вывод отрицательной полярности) источника 1 питающего постоянного напряжения заземлена. Между собой параллельно включены полевые транзисторы 2 и 3, с индуцированными каналами n-типа. Истоки обоих полевых транзисторов и их подложки, соединены вместе и образуют общий вывод, а выводы затворов образуют первый х₁ и второй х₂ входы относительно "земли" логического элемента ИЛИ. Резистор 4 включен между выходом (плюсовой вывод) источника1 питающего постоянного напряжения и общим выводом стоковполевых транзисторов 2 и3.Резистор 5 включен между «землей» и общим выводом истоков и подложек полевых транзисторов 2 и 3. Последовательно между собой включены резистор 6 и полевойтранзистор 7 с индуцированным каналом n-типа. Подложка полевого транзистора 7 соединена с его истоком и их общий вывод подключен к общему выводу резистора 5 и истоков и подложек полевых транзисторов 2 и 3. Минусовой вывод источника 8 опорного постоянного напряжения заземлен, а плюсовой его вывод подсоединен к затвору полевого транзистора 7.

Последовательно включены полевой транзистор 9 с индуцированным каналом n-типа и резистор 10. Сток полевого транзистора 9 подключен к общему выводу резистора 4 и общего вывода стоков полевых транзисторов 2 и 3. Подложка полевого транзистора 9 подсоединена к общему выводу истока этого транзистора и резистора 10. Также последовательно включеныполевой транзистор 11 с индуцированным каналом р-типа и резистор 12. Подложка полевого транзистора 11 подсоединёнас его истоком и их общий вывод соединен с общим выводом резистора 6 и стока полевого транзистора 7. Затвор полевого транзистора 11 подключен к общему выводу резистора 4 истоков полевых транзисторов 2, 3 и 9. Общий вывод стока полевого транзистора 11 и резистора 12 подсоединён к затвору полевого транзистора 9. Свободный вывод резистора 12 соединен со свободнымвыводом резистора 10 и их общий вывод образует относительно "земли" выход логического элемента.На фиг. 1 также приведен пунктирными линиями резистор R_н, условно отображающий внешнюю нагрузку логического элемента.

На фиг. 1 часть схемы на полевых транзисторах 9 и 11 является триггером на транзисторах противоположного типа проводимости, а часть схемы на полевых транзисторах 2,3 и 7 представляет собой переключатель тока. Резисторы 4 и 6 входят и в состав триггера на полевых транзисторах противоположного типа проводимости и в состав переключателя тока.

Триггерный логический элемент ИЛИ на полевых транзисторах работает следующим образом. В цифровой электронике используются входные и выходные электрические сигналы низкого и высокого уровней. Низкий уровень – уровень логического нуля соответствует значениям напряжения в районе нуля или ближе к нулю, высокий уровень - уровень логической единицы соответствует значениям напряжения в районе единиц вольт (нередко в районе четырёх вольт).

Триггер на полевых транзисторах 9 и 11 противоположного типа проводимости имеет два состояния равновесия. В первом (условно) состоянии оба полевых транзистора закрыты и не проводят электрический ток. Тогда в том числе на резисторах 4 и 12 нулевые значения напряжения. Они прикладываются к затворам полевых транзисторов 9, 11 меньше пороговых напряжений этих транзисторов по абсолютной величине и в итоге поддерживают эти полевые транзисторы в закрытом состоянии. Во втором (условно) состоянии полевые транзисторы 9 и 11 открыты, их электрические токи создают напряжения в том числе на резисторах 4 и 12 по абсолютной величине и по значениям больше пороговых напряжений полевых транзисторов и поддерживают транзисторы 9, 11 в открытом состоянии. Триггер на полевых транзисторах противоположного типа проводимости, как и другие распространённые триггеры, переходит из первого состояния во второе и наоборот, когда управляющие входные напряжения по своим значениям превышают значения напряжений соответствующих порогов срабатывания триггера.

Работа логического элемента ИЛИ на полевых транзисторах отражается таблицей истинности (фиг. 2), где х₁ и х₂ - условное отображение входных сигналов, у- условное отображение сигнала на выходе логического элемента и N - номер строки по порядку. В соответствии с первой строкой таблицы истинности на оба входа х₁, и х₂логического элемента поступают напряжения уровня логического нуля и в худшем случае состояние транзисторов 2 и 3 находится в районе их пороговых напряжений. Тогда значение силы электрического тока через резистор 4весьма мало, и соответственно малым является падение напряжения на резисторе. Плюсом оно через резистор 6 приложено к истоку транзистора 11, а минусом – к базе этого транзистора. Оно мало и не может перевести триггер на полевых транзисторах 9, 11во второе состояние совместно с напряжением на резисторе 6. За счет соответствующего значения напряжения источника 8 опорного постоянного напряжения обеспечивается требующееся напряжение на резисторе 6 для поддержания полевого транзистора 11 в закрытом состоянии, а триггера на полевых транзисторах 9, 11 - в первом состоянии. Напряжение на резисторе 6 минусом приложено к истоку полевого транзистора 11, а плюсом через резистор 4 к его затвору. За счет электрического тока полевых транзисторов 9, 11 триггера на полевых транзисторах противоположного типа проводимости в первом состоянии на выходе у логического элемента и на условной нагрузке R_н имеется низкий уровень напряжения – уровень логического нуля.

В соответствии с 2 – 4 строками таблицы истинности (фиг. 2) на один из входов логического элемента или на оба его входа х₁, х₂ подаётся напряжение уровня логической единицы и сила электрического тока через резисторы 4 и 5 имеет повышенное значение. Напряжение на резисторе 5 должно обеспечить такую разность выходного напряжения источника 8 опорного постоянного напряжения и напряжения на резисторе 5 (по существу это напряжение между затвором и истоком полевого транзистора 7), чтобы состояние транзистора 7 было в районе порогового напряжения или близкое к этому состоянию. Тогда сила тока стока полевого транзистора 7 и соответственно напряжение на резисторе 6 имеют малые значения.

Как отмечено выше, повышенное значение силы электрического тока через резистор 4 обеспечивает на нем повышенное значение напряжения, которое минусом приложено к затвору полевого транзистора 11 обеспечивает его открытое состояние и второе состояние триггера на транзисторах противоположного типа проводимости. Небольшое и недостаточное влияние этому имеет напряжение на резисторе 6. Оно плюсом приложено через резистор 4 к затвору транзистора 11, но имеет весьма малое значение, как отмечено было выше. Электрические токи полевых транзисторов 9, 11 триггера натранзисторах противоположного типа проводимости во втором его состоянииобеспечивают на нагрузке R_н на выходе у логического элемента напряжение уровня логической единицы.

Таким образом, в триггерном логическом элементе ИЛИ на полевых транзисторах сила электрического тока нагрузке равна сумме силы токов двух транзисторов 9 и 11, что повышает нагрузочную способность этого логического элемента. В прототипе и аналоге электрические токи нагрузки формирует только один из имеющихся транзисторов.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике и может быть использовано в логических элементах. Технический результат: повышение нагрузочной способности триггерного логического элемента ИЛИ. Он достигается тем, что триггерный логический элемент ИЛИ на полевых транзисторах содержит пять полевых транзисторов, пять резисторов и два источника постоянного напряжения. Новым является то, что в него введены пять резисторов, дополнительный полевой транзистор с индуцированным каналом n-типа, а также изменено включение элементов. 2 ил.

Триггерный логический элемент ИЛИ на полевых транзисторах, содержащий источник питающего постоянного напряжения, общая шина (минусовой вывод) которого заземлена, параллельно соединенные два полевых транзистора с индуцированными каналами n-типа, истоки и подложки которых соединены вместе и образуют общий вывод, а выводы затворов образуют первый и второй входы относительно «земли» логического элемента ИЛИ, третий полевой транзистор тоже с индуцированным n-каналом, исток и подложка его образует общий вывод, который подключен к общему выводу истоков и подложек первого и второго полевых транзисторов, а также имеется четвертый полевой транзистор, но с индуцированным р-каналом, подложка которого соединена с его истоком, отличающийся тем, что в него введены пять резисторов, дополнительный полевой транзистор с индуцированным каналом n-типа и источник опорного постоянного напряжения, а также изменено включение элементов: первый резистор включен между выходом (плюсовой вывод) источника питающего постоянного напряжения и общим выводом стоков первого и второго полевых транзисторов, второй резистор включен между «землей» и общим выводом истоков и подложек первого, второго и третьего полевых транзисторов, третий резистор включен между стоком третьего полевого транзистора и общим выводом первого резистора и выхода источника питающего постоянного напряжения, у источника опорного постоянного напряжения, минусовой вывод заземлен, а плюсовой вывод подсоединен к затвору третьего полевого транзистора, последовательно между собой соединены дополнительный полевой транзистор и четвертый резистор, сток дополнительного полевого транзистора подсоединен и к общему выводу первого резистора, стоков первого, второго транзисторов и к затвору четвертого полевого транзистора, подложка дополнительного полевого транзистора подключена к общему выводу истока этого транзистора и четвертого резистора, затвор дополнительного полевого транзистора соединен со стоком четвертого полевого транзистора, общий вывод истока и подложки четвертого полевого транзистора подключен к общему выводу третьего резистора и стока третьего полевого транзистора, один из выводов пятого резистора соединен со свободным выводом четвертого резистора и их общий вывод образует относительно «земли» выход логического элемента, другой вывод пятого резистора подключен к общему выводу стока четвертого полевого транзистора и затвора дополнительного полевого транзистора.