Запоминающее устройство с самоконтролем Советский патент 1983 года по МПК G11C11/00 

Изобретение относится к эапоминаю; щим устройствам.

Известно запоминающее устройство с самоконтролем, которое содержит идентичные запоминсиощие блоки, входные и выходные коммутаторы, коммутатор, блоки свертки по модулю два, блок поразрядного ср авнения и блок упрагвления t lНедостатками этого устройства являются сложность и низкое быотродей-. ствие.

Наиболее близким по технической сущности к предлагаемому является запоминающее устройство с самоконтролем, содержащее идентичные блоки памяти, схемл поразрядного сравнения, формирователь сйгнаша отказа, блоки контроля, блок задержки строба считывания, входные шины, управляющую шину и выходные шины, причем выходы блоков памяти соединены с информационными входами блоков контроля, входы схем поразрядного сравнения соединены с выходами блоков памяти, контроля и блока Зсщержки строба, а выходы схем поразрядного.сравнения соединены с выходными шинами и входом формирователя сигнала отказа, другие входы которого соединены с выходами блоков контроля, выходы формирователя сигнала отказа соединены с управляющими входами блоков контроля и одним из входов блока задержки

строба считывания, другой вход кото- . рого соеданен с управляющей шиной 2). Недостатком этого устройства явля ется низкое быстродействие вследствие того, что блок задержки строба считы10вания задерживает управляющий сигнал на максимально допустимое врет, необходимое для выборки информации из блоков памяти, хотя реальное время выборки информации оказывается, значи15

: тельно меньши. :

Цель изобретения - повышение быст. рбдействия запоминающего устройства.

Поставленная цель достигается тем, что в запоминающее устройство

20 с самоконтролем, содержащее блоки памяти, блок задержки, схему сравнения, блоки контроля и формирователь сигналов отказа, один из входов которого подключен k управляющем выходу

25 cxeNU сравнения, а другие входы соединены с выходами блоков контроля и управляющими входами схемы сравнения, выход формирователя сигналов

.отказа подключен к первым управляю30щим входам блоков контроля, информационные входы которых соединены с выхсгдами блоков памяти, вход блока задержки и информационные выходы схемы сравнения являются соответственно управляющим входом и выходами устройства, введены генератор сигнд лов. и элементы И, причем первые входы элементов И подключены к выходу генератора сигналов, вторые входы элементов И соединены соответственнЬ с выходами блоков памяти, а выходы соответственно с информационными входами схемы сравнения, вход генератора сигналов подключен к входу блока задержки, выход которого соединен с вторыми управляющими входами блоков контроля. На чертеже приведена функциональная схема предлагаемого устройства. Устройство содержит блоки 1 памяти, схему 2 сравнения, формирователь 3 сигналов отказа, блоки 4 контроля блок 5 задержки, управляющий вход б, адресные входы 7 и выходы 8 устройства, генератор 9 сигналов и. элементы И 10 по числу выходов блоков памяти. Устройство работает следующим образом.; При поступлении адресных сигналов на входы 7 в блоках 1 памяти начинается процесс выборки информации, при этом на выходах блоков 1 появляется случайная информация, соответствующая переходному процессу. Одновременно сигнал, поступивший на вход б запускает генератор 9, сигналы с выхода которого разрешают прохождение информации с выходов блоков 1 через элементы И 10 на информационные входы схемы 2, которая осуществляет поразрядное сравнение поступающей информации. Если переходные процессы в блоках 1 памяти еще не закончились то информация -на выходах блоков 1 случайна и не одинакова, при этом в. схеме 2 сравнения нет совпадения информации. Следующий сигнал с выхода Tel epaTopa 9 вновь разрешает прохождение информации изблоков 1 через элементы И 10 в схему 2, и так до того, момента, по.ка переходные проце сы в блоках 1 не закончатся и на выходах блоков 1 памяти не установится истинная информация. При этом в случае исправной работы при приходе очередного сигнала с генератора 9 в схеме 2 сравнения происходит совпадение информации, схема 2 выдает сигнал о совпадении формирователь 3, информация из блоко 1 считывается на выходы 8. В случае неисправной работы одного из блоков 1 в схеме 2 сравнения по сигналам от генератора 9 не про,исходит совпадения информации. Тогд через максимальное время, необходимое для завершения переходных процессов в блоках 1, на выходе блока 5 появляется сигнал, запускающий блоки 4, которые производят свертку поступающей из блоков 1 информации и сравнение результата с контрольными разрядами, хранящимися в блоках 1. На выходах блоков 4 появляются сигналы об исправности или неисправности блоков 1 памяти, которые одновременно со считанной из блоков 1 информацией поступают в схему 2, разрешают прохождение информации на выходе 8 от исправного блока 1 и блокируют информацию с неисправного блока 1. Таким образом, через схему 2 прризводится выдача верной информации на выходы 8. При этом формирователь 3 формирует сигнал о наличии в блоках 1 ошибки. J Следовательно, в предлагаемом запоминающем устройстве с самоконтролем при его исправной работе быстродействие определяется реальными задержками в блоках 1 памяти. В случае отказа одного из блоков 1 памяти быстродействие устройства - не ниже быстродействия прототипа. Технико-экономическое преимущество предлагаемого устройства заключается в его более высоком быстродействии по сравнению с прототипом. Формула изобретения Запоминающее устройство с самоконтролем, содержащее блоки памяти, блок задержки, схему сравнения, блоки контроля и формирователь сигналов отказа, один из входов которого подключен к управляющему выходу схемы сравнения, а другие входы соединены с выходами блоков контроля и управляющими входами схемы сравнения, выход формирователя сигналов отказа подключен к -первым управляющим входам блоков контроля, информационные входы которых соединены с выходами блоков памяти, вход блока задержки и информационные выходы схемы сравнения яв.ляются соответственно управляющим входом и выходами устройства, о т л и ч ающе е ся тем, что, с целью повышения быстродействия устройства, в него введены генератор сигналов и элементы И, причем первые входы элементов И подключены к выходу генератора сигналов, вторые вхо-. ды элементов И соединены соответственно с выходами блоков памяти, а выходы - соответственно с информационными входами схемы сравнения, вход генератора сигналов подключен к вхо