Преобразователь двоично-десятичных чисел в двоичные Советский патент 1983 года по МПК G06F5/02 

Изобретение относится к автомагике и цифровой вычислительной технике и может быть использовано в составе систем сбора и обработки информации.

Известен преобразователь двоично-десятичных чисел в двоичные, содержащий сдвигающие регистры, разделенные на тетрады, блоки коррекции по числу тетрад преобразуемого числа, регистр результата, блок управления и генератор серий импуль- сов С 1.

Недостаток известного устройства состоит в ограниченном классе решаемых задач, что связано с невозможностью преобразования кода угловых величин в двоичный код.

Наиболее близким по технической сущности и схемнс |у построению к изобретению является преобразователь двоично-десятичных кодов в двоичные, содержащий регистр, состоящий из тетрад, распределитель импульсов и блоки коррекции по числу тетрад 2.

Недостатком данного преобр1азователя является возможность преобразования двоичио-десятичных кодов времени (5ггла, азимута -и т.л непосредственно в двоичный код и сравнительно боч льшой аппаратуры.

Целью изобретения является расширение класса решаемых задач за счет обеспечения возможности преобразования как двоично-десятичных кодов, так и двоично-десятично-шестидесятиричных кодов в двоичный код.

Поставленная цель достигается

10 тем, что преобразователь двоичнодесятичного кода в двоичный код, содержащий регистр числа, состоящий из тетрад, блоки коррекции, /распределитель импульсов, тактовый

15 вход и вход пуска которого являются соответственно тактовым входом и входом пуска преобразователя, первый выход распределителя, импульсов соединен с тактовьми входами блоков

20 коррекции, информационные входы i-ro блока коррекции (i l-n-l), где п - число десятичных разрядов выходного кода, соединены с прямым и инверсным выходами (1+1)-й тетрады,

25 первые информационные входы трех . старших разрядов которой соединены соответственно с выходами трех младших разрядов i-ro блока коррекции, выход старшего разряда j-ro (j l-n-2)

30 .блока коррекции соединен с первым

информационным входом первого разряда (j+l)-ft тетрады, первые информационные входы первых разрядов первой и второй тетрад соединены соответственно с выходами старших разрядов (n-l)-ro блока коррекции и первой тетрады, вторые информационные входы всех тетрад являются информационными входами преобразователя, а тактовые входы всех тетрад соединены с вторым выходом распределителя импульсов, введены -j-t блоков управления блоками коррекции и управляющий триггер, тактовый вход Которого соединен с третьим выходом распределителя импульсов, управляющий вход является управляющим входом преобразователя, а выходы управляющего триггера соединены соответственно с первым и вторым управляющими входами блоков управления блоками коррекции, первый и второй выходы которых соединены соответственно с первым и вторым управляющими входами соответствующих нечетных блоков коррекции, вход запрета которых соединен с инверснкм выходом управляющего триггера, первый и второй управляющие входы четных блоков коррекции соединены соответственно инверсными выходами второго и четвертного разрядов соответств5 щих тетрад, вход настройки четных блоко коррекции соединен с входом логического нуля преобразователя, первый и второй информационные входы блоков управления блоками коррекции соединены соответственно с прямым и инверсным выходами четвертого разряда соответствующих четных тетрад, инверсный выход второго разряда которых соединен с третьими информационнь 1ми входами соответствующих блоков управления блоками коррекции При этом в нем блоки коррекции сдержат четырнадцать элементов И, четыре элемента ИЛИ-НЕ и элемент НЕ, причем выходы элементов ИЛИ-НЕ являются выходами блока коррекции, выходы первого/ второго и третьего элемента И соединены с входами первого элемента ИЛИ-НЕ, выходы четвертого, пятого/ шестого и седьмого элементов И соединены с входами второго элемента ИЛИ-НЕ, выходы восьмого, девятого/ десятого и одиннадцатого элементов И соединены с входами третьего элемента ИЛИ-НЕ, выходы двеношцатого/ тринадцатого и четырнадцатого элементов И соединены с входами четвертого элемента ИЛИНЕ/ вход запрета блока коррекции соединен с первыми входами третьего, седьмого/ одиннадцатого и четырнадцатого элементов И, а через элемент НЕ с первыми входами остальных элементов И, вторые входы первого, двенадцатого и четырнадцатого элементов И соединены с прямым информационным входом четвертого разряда блока коррекции, вторые входы второго, шестого и седьмого элементов И соединены с прямым информационным входом второго разряда блока коррекции, вторые .входы третьего, четвертого, пятого, девятого и тринадцатого элементов и соединены с третьими входами первого и второго элементов И и прямым информационным входом первого разряда блока коррекции/ вторые входы восьмого, десятого и одиннадцатого элементов И соединены с третьим входом пятого, четвертым входом первого элемента И и прямым информационным входом третьего разряда блока коррекции/ третий вход четвертого элемента И соединен с первым управляющим входом блока коррекции, третьи входы восьмого и тринадцатого элементов И соединены с чет1вертым входом пятого элемента И и с инверсным информационным входом четвертого разряда блока коррекции, третьи входы шестого, десятого и двенадцатого элементов И соединены с инверсным информационным входом первого разряда блока коррекции/ третий вход девятого элемента И соединен с вторым управляющим входом блока коррекции, четвертые входы четвертого и девятого элементов И соединены с инверсным информационным входом третьего разряда блока коррекции четвертый вход восьмого элемента И соединен с инверсным информационным входом второго разряда блока коррекции.

Кроме того/ в нем блок управления блоком коррекции содержит четыре элемента И и два элемента ИЛИ-НЕ, выходы которых являются соответственно первым и вторым.выходами блока управления блоком коррекции, первый информационный вход которого соеди-вен с первыми входами первого и второго элементов И, первые входы третьего и четвертого элементов И соединены соответственно с вторым и третьим информационными входами блока управления блоком коррекции, первый и второй управляющие входы которого соединены с вторыми входами первого, четвертого и второго, третьего элементов И соответственно, выходы первого и третьего элементов И соединены с входами первого элемента ИЛИ-НЕ а выходы второго и четвертого элементов И соединены с входами второго элемента ИЛИ-НЕ,

На фиг. 1 приведена структурная схема предлагаемого преобразователя, на фнг. 2 - вариант реализации блока коррекции.

В Состав устройства (фиг, 1) входит регистр числа, состоящий из тетрад, (для примера на фиг. 1 показано только 5 тетрад): первая тетрада 1 (единиц, единиц, секунд), вторая тетрада 2 (десятков, десятков, секунд), третья тетрада 3 (сотен, единиц минут), четвертая тетрада 4 (тысяч, десятков минут), пятая тетрада 5 (десятков,тысяч, единиц градусов ), блоки 6 коррекции, распределитель 7 импульсов, триггер 8 управления, блоки 9 управления блоками коррекции, сигнала Признак числа грешусов, минут, секунд, вход 11 сигнала Начало преобразования (Нп), вход 12 Тактовые синхроимпульсы (ТИ, блоки управления блоками коррекции, состоящие из элементов И 13 и элементов ИЛИ-НЕ 14, информационный вход 15 пpeoбpaзoвaтeля

На фиг. 2 приведены следующие обозначения: элемент НЕ 1б,элементы И 17 - 30, элемента ИЛЙ-НЕ 31 34, вход запрета коррекции 35, управляющие входы 36 и 37 (Вх, 1, Вх. 2) блока коррекции.

Тетрады 1-5, составляющие регистр числа, предназначены для приема преобразуемого двоично-десятичного числа, хранения промежуточных значений, а также для хранения и выдачи окончательного результата в двоичном параллельном коде. Старшая тетрада 5 выполнена по схеме регистра сдвига. Каждый элемент разряда памяти числа представляет собой D-триггер, который принимает проанализированную, информацию -на О-вход при поступлении на С-вход тактирующего импульса (принцип совпадения с распределителя 7 импульсов. На S-входы триггеров поступают с входных шин разряды двоично-десятичного числа для преобразования . Триггеры тетрад регистра числа при этом меняют на выходе свое состЬяние (значение) только по заднему фронту (спаду) управляющего тактирующего импульса с распределителя 7.

Блок 6 коррекции (фиг. 2) предназначен для приема 4-разрядной информации с регистра числа, анализа и коррекции при необходимости содержимого тетрады.

Блок коррекции реализует следующую зависимость между входными - . (Х.,-Хц каждой тетрады) и выходными ( каждого корректора) разрядамк с учетом поступающих на него сигналов (Z , Zj) и управляющих сигналов по входам Вх.1 и

..i.

F,,Xxii,VX,3V,Z,YX,,;

..a - A iIz ,,X4Z,

где

. .

Блоки коррекции второй и четвертой тетрад при отсутствии на входе 10 сигнала Признак числа градусов, минут, секунд, как и остальные блоки, входные комбинации кода тетрад, имеющих содержимое 8, 9, 10, 11 и 12 двоичных единиц, корректируют (уменьшают).на три, в итоге на сдвиг выдаются коды 5, 6j 7, В и 9. .

При поступлении сигнала на вход 10 блоки коррекции второй (десятков секунд) и четвертой (десятков минут) тетрад входные комбинации кода, имеющие содержимое 8, 9 и 10 двоичных единиц, корректируют (уменьшают ) на пять, в итоге на сдвиг выдаются коды 3, 4 и 5. При поступлении нв вход регистра числа двоично-десятичных кодов градусов, минут, секунд в процессе преобразования в тетрадах 2 и 4 возможны только соче- тания кодов О/ 1, 2, 3, 4, 5 и 8, 9, 10, которые корректируются на 5 перед сдвигом.

Распределитель импульсов7 формирует тактирующие сигналы, разрешающие запись информации в триггерах регистра числа. В процессе сдвига и преобразования числа также формируются сигнал Запрет коррекции на время, в течение которого содержимое тетрад уже не корректируется, так как взамен преобразуемой входной двоично-десятичной комбинации, начиная со старших тетрад, накапливается поразрядно и хранится двоичный эквивалент числа.

Триггер 8 упрагления служит для приема, запоминания на весь период преобразования и выдачи на управляющие входы блока 9 упр авления блоком коррекции и-блоки коррекции второй и.четвертой тетрад сигналов с обоих выходов Признак двоично-десятичного кода градусов, минут, секунд, на второй вход триггера поступает сигнал Сброс от распределителя 7 импульсов в конце цикла преобразования.

Преобразователь работает следующим образом.

Вхедной двоично-десятичный код, предназначенный для преобразования, располагается со сдвигом на 1 раз-л. ряд вправо в триггерах тетрад 1-5 регистра числа, поступая совместно с сигналом НП на входе 11. При этом рйспредели±елем 7 формируется и выдается на тетрады управляющий тактирующий импульс, по заднему фронту которого происходит запись информации, на что реагирует блок б коррекции, и на входе тетрад регистра числа со сдвигом на один разг ряд вправо поступают новые значения откорректированных комбинаций кодов . Последующая запись в тетрады 1-5 регистра числа произойдет по второму управляющему тактирующему импульсу с распределителя 7 импуль-, са, и так далее, пока не расположит ся в тетрадах 1-5 регистра числа параллельный код разрядов двоичного числа, эквивалейтногс поступившему

на преобразование двоично-десятичному числу. Последовательный процесс преобразования приведен в примерах 1 и 2.

Пример 1. Преобразование двоично-десятичного числа 1001, 1001. 1001. 1001. 1001 (99.999) Ь 20-разрядный двоичный код 00011000011010011111, при этом следует учитывать, что входное число на регистр поступает со сдвигом на 1 разряд вправоу и начинается ана.- . ЛИЗ и коррекция содержимого тетрад, кроме старшей. Результаты преобразования представлены в табл. 1 (С - сдвиг на 1 р информации, А(К) анализ и-. ,коррекция содержимого тетрад) .

Таблица 1

1011

1111

1101

0111

1110

ООН

lull

1001

1111

0100

0111 101Э

0010

0100

0001

С А(К)

0010

1001

с

А(К)

оно

0001

с

1011

А(К) 1000

0000

с

1100

А{К) 1001

1000

с

1100

А(К) 0101 1001

с

1100

А(К) 0111 1001

10

1003068 Продолжение табл. 1

1111

1001

0100

1111;

ООН

1001

11

12

1100

1001- . 1111 Введение блоков управления блоками коррекции по два между второ и четвертой тетрадами и их корректорами) по сравнению с известным ; . устройством обеспечивает преобраэование другого класса информации: дйоично-десятичных чисел времени :или угла в градусах, минутах, секундах) в двоичные -угла, азимута, курса и т.д. При поступлении на триггер управления признака двоично-десятичного числа градусов, минут, секунд блоки 9 и корректоры второй и четвертой тетрад в отличие от корректоров остальных тетрад производят корректировку со держимого тетрад на 5 при наличии входе кодов 8, 9 и 10. Корректоры влех тетрад однотипные и могут быть выполнены на различных элементах и согласно приведенным в описании булевым функциям Такая схемная реализация позволила не усложняя в целом преобразовател и без необходимости применения накопительного регистра результата, расширить его функциональные возможности и область применения. Использование одного и того же регистра числа, как для приема и .запоминания входного двоично-десятичного числа, так и для приема и запоминания.сначала промежуточных преобразуемых значений, а также для запоминания и хранения преобразованного числа,, дает значител ный выигрыш в экономии оборудовани в уменьшении количества элементов и связей, в упрощении и повыыении надежности устройства в целом.

Продолжение табл. 2

0010

0000

с

АСр)

1001

0001

0000 с

А(К)

1000

с

А(К) 0101

0001

1010

с

А(К) 0111

1011

с

А(К) 1000 Формула изобретения 1. Преобразователь двоично-десятичных чисел в двоичные, содержащий регистр числа, состоящий из тетрад, блоки коррекции, распределитель импульсов, тактовый вход и вход пуска КОТОРОГО.ЯВЛЯЮТСЯ соответственно тактовым входом и входом пуска преобразователя, первый выходраспределителя импульсов соединен с тактовыми входами блоков коррекции, информационные входы 1-го блока коррекции (1 1-И-1, где ,и - число десятичных разрядов выходного кода), соединены с прямым и инверсным выходами (+1)-й тетрады, первые информационные входы трех старших разрядов которой соединены соответственно с выходами трех младюих разрядов i-ro блока .коррекции, выход старшего разряда j-го {j 1-h-2) блока коррекции соединен с первьом i информационным входом первого разряда (З+1)-и тетрады, первые информационные входы первых разрядов первой и второй тетрад соединены соответственно с выходами старших разрядов ()-ro блока коррекции и первой тетрады, вторые информационные входы всех тетрад являются информационными входами преобразователя, а тактовые входы всех тетрад соединены с вторым выходом распределителя импульсов, о т л и ч аю щ ийся тем, что, с целью расширения класса решаемых задач за счет обеспечения -преобразования двоичнодесятичный код, так и в двоично-десятичный шестидесятиричный код, в

него введеныЗ f блоков управления блоками коррекции и управляющий триггер, тактовый вход которого сое-, инен с третьим выходом распределиеля импульсов, управляющий вход явяется управляющим входом преобразоЕ ателя, а выходы управляющего триггеа соединены соответственно с первым и вторым управляющими входами блоков правления блоками коррекции, первый второй выходы которых соединены соответственно с первым и вторым управляющими входами соответствующих нечетных блоков коррекции, вход запрета которых соединен с инверсным выходом управляющего триггера, первый и второй управляющие входы четных блоков коррекции соединены соответственно с инверсными выходами второго и четвертого разрядов соответствующих тетрад, вход настройки четных блоков коррекции соединен с входом .логического нуля преобразователя, первый и второй информационные входы блоков управления блоками коррекции соединены соответственно с прямым и инверсньом выходами четвертого разряда соответствующих четных тетрад, инверсный выход второго разряда которых соединен с третьими информационными входами соответствующих блоков управления блоками коррекции .

тринадцатого элементов И соединены с четвертым входом пятого элемента И и с инверсным информационным входом четвертого разряда блока коррекции, третьи входы шестого, десятого и двенадцатого элементов И соединены с инверсным информационным входом первого разряда блока коррекции, третий вход девятого элементна И соединен с вторым управляющим входом блока коррекции, четвертые В1ходы четвертого и девятого элементов И соединены с инверсным информационным входом третьего разряда блока коррекции , четвертый вход восьмого элемента И соединен с инверсным информационным входом второго разряда блока коррекции,

Источники информации, принятые во внимание при экспертизе

2.Авторское свидетельство СССР 746496, кл. G 06F 5/02, 1975 (прототип).