Устройство для преобразования двоично-десятичного кода в двоичный Советский патент 1977 года по МПК G06F5/02 

Описание патента на изобретение SU549801A1

I

Устройство относится к области вычислительной техники и может быть иснользовано в ЭВМ и устройствах, где иеобходимо преобразование информации из двоично-десятичной системы счисления в двоичную.

Известны устройства для преобразования двоично-десятичного кода в двоичный 1, содержащие регистры сдвига и памяти для преобразуемого двоично-десятичного кода и его выходного двоичного эквивалента, элементы «И и узлы коррекции. Такие устройства содержат два многоразрядных (регистра, узлы коррекции по числу тетрад в преобразуемом двоично-десятичном коде, что усложняет устройство.

Наиболее близким по технической сундности решением задачи является преобразователь правильной двоично-десятичной дроби в двоичную 2, содержаш,ий распределител) импульсов, регистр задержки, блок коррекции и блок выбора.

Схема такого преобразователя сложна.

Целью изобретения является упрогцение устройства.

Эта цель достига.ется тем, что в предложенное устройство для преобразования двоичнодесятичного кода в ДВО.ИЧНЫЙ введен триггер и регистр числа. Группа выходов регистра числа соединена с первой группой входов блока выбора, группа выходов кюторого соединена с группой входов блока коррекции, группа выходов которого соединена с регистром задержки, первый, второй и третий выходы которого соединены соответственно с первым,

вторым и третьим входами регистра числа, а четвертый выход регистра задержки соединен с четвертым входом регистра числа и с первым входом триггера, выход которого соединен с пятым входом регистра числа. Первый и второй выходы распределителя импульсов соединены соответственно с шестым и седьмым входами регистра числа, а третий - с восьмым входом регистра числа и вторым входом триггера. Группа выходов и четвертый выход распределителя импульсов соединены соответственно со второй группой входов блока выбора и входом блока коррекции. Группа входов регистра числа является группой входов устройства.

На чертеже приведена структурная схема устройства.

Устройство включает регистр / числа, содержащий три тетрады триггеров, распределитель 2 импульсов, блок 3 выбора, блок 4

коррекции, регистр 5 задержки и триггер 6.

Регистр / предназначен для приема преобразуемого параллельного двоично-десятичного кода, хранения промежуточных значений 30 преобразования, а также для выдачи окончательного результата преобразования в двоичном параллельном коде.

Распределитель 2 формирует импульсы, необходимые для синхронизации работы всех узлов устройства.

Блок 3 служит для поочередного пропускания содержимого тетрад на общий блок и выполнен в виде элементов И для разрядов каждой тетрады.

Блок 4 предназначен для анализа и коррекции содержимого тетрад и представляет комбинационную схему, зависимость между входными и выходными сигналами которой такова, что входная комбинация кода, имеющая содержимое 8, 9, 10, 11 и 12 двоичных единиц, блоком 4 уменьшается на 3.

Регистр 5 предназначен для хранения четырехразрядной скорректированной информации до окончания такта коррекции данной тетрады.

Триггер 6 предназначен для временного хранения текущих значений четвертого разряда информации с выхода регистра 5.

Устройство работает следующим образом.

Двоично-десятичный код числа, предназначенного для преобразования в двоичный код, потетрадно 1располагается в регистре /.

После этого содержимое всех тетрад поочередно, начиная с первой тетрады (элементы TI-T, поступает через блок 3 на блок 4, где анализируются и при необходимости корректируются коды тетрад. С выхода блока 4 проанализированная информация тетрад поступает на регистр 5.

Четвертый разряд информации первой тетрады из регистра 5 поступает в триггер 6 для временного хранения, а первый, второй и третий разряды поступают в элементы первой тетрады регистра / соответственно. Информация второй тетрады, а затем третьей тетрады из регистра 5 поступает в регистр 1 со сдвигом относительно прежнего расположения на один разряд вправо. Содержимое триггера 6 поступает в элемент TI третьей тетрады. После этого в регистре / располагаются в параллельном коде разряды двоичного числа, эквивалентного преобразуемому двоично-десятичному числу.

Состояния и выход триггера 6 соответствуют значениям двоичного последовательного кода.

Таким образом, устройство может быть использовано для преобразования двоичнодесятичного кода в параллельный и последовательный двоичный код.

Использование регистра числа для приема преобразуемого двоично-десятичного числа, для хранения промежуточных значений преобразования, а также для выдачи окончательного результата преобразования позволило применить один блок коррекции для всех тетрад, тем самым упростить устройство и повысить его надежность.

Экономический эффект использования предлагаемого устройства возрастает с ростом числа разрядов преобразуемого числа.

Формула изобретения

Устройство для преобразования двоичнодесятичного кода в двоичный, содержащее раснределитель импульсов, регистр задержки,

блок коррекции и блок выбора, отличающееся тем, что, с целью упрощения устройства, оно сод1ерл ит трипгер и регистр ч-исла, причем группа выходов регистра числа соединена с первой группой входов блока выбора, группа выходов которого соединена с группой входов блока коррекции, группа выходов которого соединена с регистром задержки, первый, второй и третий выходы которого соединены соответственно с первым,

вторым и третьим входами регистра числа, а четвертый выход регистра задержки соединен с четвертым входом регистра числа и с первым входом триггера, выход которого соединен с пятым входом регистра числа; первый и второй выходы распределителя импульсов соединены соответственно с шестым и седьмым входами регистра числа, а третий выход - с восьмым входом регистра числа и вторым входом триггера; группа выходов и

четвертый выход /распределителя импульсов соединены соответственно со второй группой входов блока выбора и входом блока коррекции; группа входов регистра числа является группой входов устройства.

Источники информации, принятые во внн,мание при экспертизе:

1.М. М. Сухомлинов и В. И. Выхованец «Преобразователи кодов чисел, изд. «Техника, Киев, 1965, стр. 104, рис. 32.

2.Авторское свидетельство СССР № 404077, М. Кл.2 G 06 F от 07.10.71 г. (прототип).

Похожие патенты SU549801A1

название год авторы номер документа
Преобразователь двоично-десятичных чисел в двоичные 1981
  • Распутный Вилен Петрович
  • Сальникова Лариса Ивановна
SU1003068A1
Преобразователь двоичного кода в двоично-десятичный код градусов и минут 1974
  • Галуза Алексей Сергеевич
  • Распутный Виле Петрович
SU603985A1
Преобразователь двоично-десятичного кода в двоичный 1981
  • Демченко Борис Сергеевич
  • Марютин Алексей Егорович
SU1013942A1
Преобразователь двоично-десятичных чисел в двоичные 1982
  • Каневский Евгений Александрович
  • Кузнецов Валентин Евгеньевич
  • Шклярова Ирина Евгеньевна
SU1048469A1
Преобразователь двоичного кода вдВОичНО-дЕСяТичНый 1979
  • Колодчак Иван Людвикович
  • Роман Игорь Миронович
SU842784A1
Преобразователь правильной двоичной дроби в двоично-десятичную дробь и целых двоично-десятичных чисел в двоичные 1978
  • Омельченко Виктор Иванович
SU734669A1
Преобразователь двоичных чисел в двоично-десятичные 1978
  • Вакуров Владимир Филиппович
  • Мардер Александр Хаимович
  • Ольштейн Ефим Ицкович
SU779999A1
Преобразователь двоично-десятичного кода в двоичный код 1978
  • Омельченко Виктор Иванович
SU734670A1
Преобразователь двоичного кода в двоично-десятично-шестидесятиричный код 1979
  • Смирнов Николай Николаевич
  • Степанов Анатолий Валентинович
  • Папуша Владимир Александрович
SU860054A1
ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ 1972
SU434404A1

Иллюстрации к изобретению SU 549 801 A1

Реферат патента 1977 года Устройство для преобразования двоично-десятичного кода в двоичный

Формула изобретения SU 549 801 A1

SU 549 801 A1

Авторы

Полищук Анатолий Михайлович

Распутный Вилен Петрович

Сальникова Лариса Ивановна

Даты

1977-03-05Публикация

1974-08-06Подача