Адресный формирователь Советский патент 1983 года по МПК G11C8/00 

Изобретение относится к микроэпвктрр нике и может быть использовано при построении интегральных запоминающих ycrv ройств на МДП-транзисторах.

Известен адресный фо{ 1Вроватепь, содержащий четыре МДП-травзистора, ко&денсатор, адресные, входные, выходные в ynpaBnsnonrae шины l.

Однако известный формирователь обладает невысокой надежностью в случае высокого уровня напряжения на адресной шине, так как при возникновении отриц тельной на выходной шине возможно отпирание аетвертого транзистора и возникновение утечки с входной шины на выходную, вследствие чего происходит снижение потенциала на входной шине. После окончания действия отрицательной помехи на входной шине из-оа утечка заряда с входной шины потенциал выходной шины окажется выше потенциала земли.

Наиболее близким по технической сущности к предлагаемому является адресный формирователь для МДГР запоминаюшего устройства, содержащий шесть транзисторов, конденсатор, управляющую, адресную входную и выходную шины 2,

Однако недостатком этого формирователя является невысокая надежность при возникновении отрицательных помех на выходных шинах, когда возможно открываше выходных транзисторов и возникновение утечки с входной шины на входную. При этом возможно возник1ювение поло- жительной помехи на входшэй шине после окончания действия отрицательной помехина этой шине.

Целью изобретения «шляется повышение надежности работы, адресного формирователя.

Поставленная цель достигается тем, что адресный формирователь, содержащий первый ключевой МДП-травзистор, исток которого соединен со стоком второго клю чевого МДП-транзистора и с истоком третьего ключевого МДП-транзистора, затвор которого соединен с истоксм четвертого ключевого МДП-транзистора, а сток - с затвором пятого ключевого

МДГ -транзистора, исток которого flBafiei ся управляющим выходом формирователя, а сток - первьпл управляющим входом формирователя, затвор первого ключевого МДП-транзистора соединен со стоком четвертого ключевого МДГЪ-травэистора в является вторым управляющим формирователя, затвор второго ключевой, го МДП-транзйстора является адресвым

входом формирователя, шестов ключевой. МДБ-травзистор, исток которого соед ней с истоком второго ключевого МДП-j транзистора и является первой шиной питания.сток первого ключевого МДП-траэ зистора соединен с второй шиной питания, дополнительно содержит седьмой,восьмой. в девятый ключевые МДГМгранзисторь1,11рвн чем исток седьмого ключевого МДБгТра зистора соедввен со стоке шестого ключ&вого МДП-транзистора и затвором третьего ключевого МДП-транзистора, истсж восьмого ключевого МДП-транзистора соединен со стоком девятого ключевого МДГЬ-транзистора и затвором четвертого ключевогю МДП-траюистора, затвор шеотогчэ ключевсячэ МДП-транзистора соединен с затвором Bocuvtoixj ключевого МДПтранзистора и является третьим управляющим входом формирователя, затвор седьмого ключевого МДП-транзистора соеданен с затвором девятого ключевого МДП- транзистора и является четвертым упра&ляюшим входом формирователя, стоки седьмого и восьмого ключевых МДПтранзисторов соединены с второй шиши питания, а исток девятогхэ ключевого МДП-транзистора -с первой шиной питания.

На чертеже представлена принципиал ная электрическая схема адресного формирователя.

Адресный формирователь содержит первый 1, второй 2, третий3, четвертый 4, пятый 5, шестой 6, седьмой 7, восьмой 8, девятый 9 ключевые МДПтранзисторы, первый 10, второй 11, третий 12, четвертый 13 управляющие входы, управляющий выход 14, адреоный вход 15, шина 16 питания.

Адресный фopv иpoвaтeль работает следующЕ1М образом.

В исходном состоянии управляющие шины 11 и 13, адресная шииа 15, управляющая шина Ю и выходная шина 14 имеют потенциал. Управляющая шина 12 имеет высокий потенпигл. Затвор TpaHsticTopa 3 разряжен до низкого, а затвор транзистора 4 заряжен до высокого потенциала. Затем управляющую ншну 12 разряжают до низкого погичеокого уровня. После этого подают еалсо кий потенциал на управляющую шиву 11, затворы транзисторов 3 и 5 заряжается jDio высокого уровня, потенциал затвора транзистора 4 за счет передачи шпряжения через емкость истов; - затвор -по вышается до уровня больщего, чем по|тенциал источника питания, в результате

чего затвор транзистора 3 заряжается до полного логического уровня пганы 11. Затем на управляющую игану 13 подают высокий потенциал, обнутшют затвор транзистора 4, после чего на шину 11 пода- ют низкий потенциал. После этого на afhресный видя 15 подают высокий логичесзсвй уровень, затвор транзистора 5 разряжается до уровня земли и через емкость затвор - канал транзистора 3 на затворетранзистора 5 происходит снижение потенциала, которое компенсируют подзарядом через транзистор 7, в результате чего в этсм узле сохраняется потенциал -Y-j-, где V-p - пороговое напряжение транзистора,Уд,,напряжение питания. Потом обнуляют . потенциал управляющей шины 13 и адресной шины 15.и на шину 12 подают высокий логический уровень. Затвор транзистора 3 разряжается до уровня земли

/

/J

и на затворе транзистора 5 вследствие передачи напряжения через ei ococrb эа твор - веток транзистора 3 потевивЕйл снижается ниже сютешшала зёмлв, т.е. на затворе транзистора 5 возникает от ршштельный бросок напряжения, что предотвращает этот травзнстор от ложного срабатывания.

Таким образом, предлагаемый адресный формирователь обладает поеышенЕюй надежностью работы по сравнению с взвестньш.

Адресный формирователь является в сущности оконечной ступенью параллельного дешифратора. Для этого параллелг но тракзистору 3 подключаются аналогичные адресные траюисторьт, выполняющие совместно с имеющимся функциюИ. Количество таких формирователей определяется количеством адресов накопителя.

АДРЕСНЫЙ ФОРМИРОВАТЕЛЬ, содержащий первый ключевой МДГЪ-тран- аистор, исток которого сх единен со сто1И)М второго ключевого МДП-транзистора а с истоком третьего ключевого МДПтравзистора, затвор которого соединен с истоке четвертого ключевого МДП-тра эистора, а сток - с затвором пятого клн чевого МДП-транзистора, исток которого 5Шляется управляющим выходом формирователя, а сток - первым управляющим вхояам, затвор первого ключевого МДП-транзистора соединен со стоком четвертого ключевого МДП-транзистора и 5шляется вторым управляющим входом формирователя, затвор второго ключевого МДП- транзистора является адресным входом формирователя, шестой ключевой МДГЬтравзистор, исток которого соединен с истоком второго ключевого МДП-тран- зистора и является первой иганой пита.ния, сток первого ключевого МД11-транзистора соединен с второй шивой питания, отличающийся тем, что, с целью Повышения помехоустойчивости, он содержит седьмой, восьмой и девятый . ключевые МДП-транзисторы, причем исток седьмого ключевого МДП-травзистора соединен со стоком шестого ключевого МДП-транзистора и 3aTBoix3M третв. его ключевого МДП-транзистора, исток BoctAioro ключевого МДГЬ-транзистора - со стоком девятого кпючевогчэ МД1Ъ-тра&зистора и затвором четвертого ключевого МДП-транзистора, затвор шестохх) ключ&вого МД1Ъ-тра№ЗИСТора соединен с затв1 ром восьмого ключевого МДП-транзисто и является третьим управляющим входом формирователя, затвор седьмого ключевого МДП-транзистора соединен с затззорс девятого ключевого МДП-транзистора и является четвертым управляющим входом формирователя, стоки седьмого, и восьмого ключевых МДП-транзвсторов соединены с второй шиной питания, а исток девятого ключевого МДП-транзистора - с первой СО Оа шиной питания.