Многоканальное программно-временное устройство Советский патент 1983 года по МПК G04C23/12 

Изобретение охносится к импульсной технике и может быть использовано в устройствах автоматикий вычислительной техники, . Известно программно-временное уст ройство, содержащее опорный генерато-р, масштабный делитель частоты, делители, коммутаторы количества часов и минут, Нслборное поле и логичес кие элементы и, к выходам делителя,коммутатора количества часов и минут подключена база транзисторов, образу ющих конический элемент И, а их коллекторы - к рядам части наборного rio ля, которые соединены с рядами друго части, Haj6opHoro поля токопроводягцими шнурами с вмонтированными в них и .включенными в цепь диодами 1. Недостатки известного устрЬйстаа особенности его структурного построе ния позволяют запрограммировать его только на одну команду, а также низкая надежность. Наиболее близкими к изобретению по технической сущности являются электронные часы с мультитаймером. Это устройство состоит из программно временного устройства и блока индика ции. Программно-временное устройство содержит последовательно соединенные генератор, делитель частоты, счетчик времени, схемы сравнения, к другим входам которых подключены регистры памяти, а вы,- пы через схему совпаде ния подключены к срабатывающему по nporpar ie исполнительному органу. регистры памяти через ключи связаны с блоком ус7:анозки команд. Блок инди кацик содеркскт схему выбора индицируемой информации, входами связанной с счетчиками времени, а выходами ч.-:Гйеэ дешифратор и схемы выходных ключей с панелью ИЕ-здикации 2 . Недсстаткок этого устройства явля етсй то г что оно даже будучи собрано 3 резервируемую структуру, не обег,.нв.е высокой надежности при большой длите;гъности цикла выдачи праграммируег-мх команд. Действительно, элементами, подверженными наиболее вероятным сбоям являются элементы памяти регистроэ/ счетчиков к делителей частоты, тригrepbj Перерожденке информации в этих. элементах происходит при появлении помех на .входах и выходах, пере.паДОЕ н апряжения .их питания, электростатических поиех и т.д. Поразрядное или поузловое резервирование этих элементов повышает надежность всего. устройства. Однако при формировании BfcffiaBaeivttitx команд в течение большого промежутка времени возможно перерождение состояния в большинстве каналов одноименных элементов, что приведет, в свою очередь, к отказу всехо устройства. Кроме того, применение для резервирования, мажоритарных эле- .ментов требует большого количества обменных проводов, равного произведению количества резервируемых элементов и количества резервных каналов, что также снижает надежность программно-временного устройства. , Целью изобретения является повьдшение надежности устройства. Для достижения цели в многоканальное программно-временное устройство, содержащее в каждом канале соединенные последовательно делитель частоты, счетчик времени, компаратор, к другим входам которого подключен блок памяти, а выход соединен с входом блока выходных ключей, введены К блоков .коррекции, блок входных ключей делителя частоты, блок входных ключей счетчика времени, дешифратор, при этом входы блоков коррекции подключены к входам других каналов устройства, выходы блоков коррекции через соответствующие блоки входных ключей делителя частоты и счетчика времени подключены соответственно к параллельным входам делителя частоты и счетчика времени, выходы которых соединены с информационными входами блоков коррекции, выходы делителя частоты дополнительно соединены с управляющими входами блоков коррекции и входами дешифратора, выходы которого подключены к соответствующим входам блоков входных ключей делителя частоты и счетчика времени и входам блока памяти и блока выходных ключей. Причем каждый блок коррекции содержит мультиплексор, выход которого соединен с одним из входов мажоритарного элемента, подключенного входами к входам блока коррекции, выход мажоритарного элемента соединен непосредственно и через инвертор с соответствуквдими входами элемента задержки, подключенного выходами к входам блока коррекции, входы мультиплексора подключены к информационным входам блока коррекции. На чертеже изображена схема одного канала предлагаемого устройства, В каждом канале устройства содержится последовательно соединенные делитель частоты 1, счетчик времени 2, компаратор 3, к другим входам которого подключен блок памяти 4, а выход соединен с блоком выходных ключей 5, выходы б - 1 - 6 - п которых являются выходами устройства, блоки коррекции 7.- 1 - 7 - К , блок 8 входных ключей делителя частоты 1, блок Э входных ключей счетчика времени 2, дешифратор 10. Ка;кдый блок коррекции 7 - 1 - 7 -It содержит мультиплексор 11, выход которого соединен с одним из входов 12-1-12п мажоритарного .элемента 13, которые подключены к другим каналам устройст ва, а выход мажоритарного элемента 1 соединен непосредственно и через инвертор 14 с элементами задержки 15, выходы блоков коррекции 7 - 1 - 7 - Is через блоки/ 8 -и 9 входных ключей под ключены соответственно к параллельным входам делителя частоты 1 и счет чика времени 2, вьЬсоды которых связа ны с информационными входами мультиплексоров 11 блоков коррекции 7 - 1 7- , выходы делителя частоты 1 дополнительно соединены с управляющими входами мультиплексоров 11 блоков .коррекции 7-1-7-Ч и входами де шнфратора 10, выходы которого подклю чены к соответствующим входам блоков 8и 9 входных ключей делителя частот 1 счетчика времени 2 и входам блоков 4 и 5 памяти и выходных ключей соответственно. Выходы счетчика времени 2 подключены дополнительно к выходам 16(Всего устройства. При количестве вьщаваемых устройством команд, равном п в блоке памяти 4 содержится п ячеек памяти, а блок выходных ключей 5 имеет п ключей. Количество rri разрядов счетчика времени 2 определяется исходя из тре буемой точности вьщаваемых команд и максимального требуемого периода вре мени, в течение которого должны быть вьщаны указанные п команд. Количество i разрядов делителя частоты 1 выбирается большим из двух tг чисел и .-1где вход- ев ная чаотота устройства; F - входная гсде тчика времени 2. Количество К блоков коррекции 7,- 1 - 7 -fc зависит от требуемой частоты Ejj- коррекции разряда f делителя частоты 1 и счетчика времени 2, которая, в свою очередь, должна быть больше прогнозируемой частоты сбоя этого разряда в большинстве из резервируемых каналов устройства Последняя зависит от многих факторов таких как разрядность делителя часто ты 1 и счетчика времени 2, общее вре мя работы устройства, условий внешних и внутренних помех, выбранной элементной базы и т.д. Для большинства случаев использования данного устройства достаточно применения одного блока коррекции. Общее количество информационных входов мультиплексоров 11 равно i+fli, а.общее количество управляющих входов (i+m). Если , то 1-1 управляющих входов мультиплексоров 11 соединены с 1-1 младших разрядов счетчика времени. При этом частота на.выходе раз()F. ряда 1 должна быть р случае невыполнения этого соот.ноения необходимо Д Ьполнить делитель астоты 1 с стороны младших разрядов одновременным увеличением частоы FgvКоличество разря|1ов дешифратора 10 равно большему из двух чисел п и i+m. Соответственно, количество вхоов дешифратора 10 должно быть)1од2П или : log „(i+m) . Программно-временное устройство работает следующим образом. Перед началом работы проводится обнуление элементов памяти устройства- (делителя частоты 1 и счетчика времени 2). Поступление первого импульса заполнения делятеля частоты 1 сортветствует наличию первого кода-на правЛЯЮЩИХ входах мультиплексоров 11 бло; ков коррекции 7. Соответственно, otoiVi+ni 2.()-. чалы с первого-г;-- т «. . Г i ;(K-1)(i--mJ -{разрядов делителя частоты . It.. . . 1 и Ьчетчика времени 2 поступают через соответствующие информационные йходы мультиплексоров 11 на их выходы. Эти сигналы резервированных каналов устройства голосуются с аналогичными сигналами других каналов устройства на мажоритарных элементах 13 блока коррекции 7-1 -7-V. и поступают через инверторы 14 и элементы задержки 15 на входы блоков 8 и 9 делителя частоты 1 и счетчика времени 2. Одновременно, код, соответствующий первому импульсу заполнения, поступает на входы дешифратора, что приводит к вьвдаче сигнала с первого выхода дешифратора 10 на входы тех ключей блоков 8 и 9, выходы которых связаны с перечисленными уже разрядами делителя частоты 1 и счетчика времени 2. Таким образом,на единичном установочном входе первого разряда делителя частоты 1 и на нулевых установочных входах других одновременно корректируемых разрядах делителя частоты 1 и счетчика времени 2 окажется , а на нулевом устано|Вочном входе первого разряда делителя частоты 1 и на единичных установочных входах других одновременно корректируемых разрядах делителя частоты 1 и счетчика времени 2 - О. Кроме того, сигнал с первого выхода дешифратора 10 поступает на опрос первой ячейки блока памяти 4. Код, записанный в эшой ячейке, поступает на входы компаратора 3, на других входах которого находится код с выходов счетчика времени 2. В случае равенства этих кодов с выхода компаратора 3 поступает сигнал на общую шину блока выходных ключей 5. Сигнал поступает в этом случае с выхода пер вого ключа, на вхоя которого также подается сигнал с выхода дешифратора 10, и команда подается на выход 6 1 - 6 -rt устройства. Так кик дискрентность вьщачи команд определяется разрядностью счетчика времени 2, в течение одного цик ла заполнения делителя, частоты 1 может быть BbtnaH si одна команда, поэтому следующая команда может быть вьада на только при изменении состояния счетчика времени 2, которое производится путем-переноса сигнала из дели теля частоты 1. Однако, в одном цикл заполнен ия делителя частоты 1 будут опрошены все ячейки блока памяти 4. По мере зайолнения делителя часто ты 1 продолжается так же и первый цикл коррекции последующих разрядов делителя частоты 1 и счетчика 2 описанным образом. В случае, если в сос таве кодов, поступающих на управляющие входы мультиплексоров 11 блоков коррекции 7, поступают сигналы и с младших разрядов счетчика времени 2, первый цикл коррекции продолжается и после переполнения делителя частота 1 до переполнения указанных млад,Ьшх разрядов счетчика времени 2, Дальнейшая работа устройства будет протекать аналогично описанному, т.е. во время каждого цикла заполнения, .делителя .часто7:ы 1 проводится оп рос всех ячеек памяти блока 4, сравнение в компараторе 3 кодов из этих ячеек памяти с текущим кодом из счет чика времени2, с той же-цикличностью или с цикличностью переполнения 1-1 разрядов счетчика времени 2 проводит ся коррекция всех разрядов делителя частоты 1 и счетчика времени 2. Если процесс вьщачи команд необходимо индицировать (индикация номера выдаваемой или вьщанной команды, время выдачи команды, текущее время, если программа привязана к астрономическому времени), то устройство ин «кации мозяет быть построено аналогично известному устрбйству индикации и включать схему выбора нндици- руемой информации, дешифратор для преобразования двоичных кодов в счетчике времени 2 :и десятичных кодов выдаваемых, команд в коды, учитывающие особенности примененных индикационных элементов панели иядикации, блоки ключей для применения, например, фазо-импульсного способа индикации и т.д. В этом случае -устройство индикации может быть присоединено к выходам 16 предлагаемого программновременного устройства. Таким образом, предлагаемое устройство позволяет решить задачи надежного программно-временного распределения команд в течение периода времени, равномувремени допустимой непрерывной работы элементов устрОйства. Повышенная надежность функционирования при этом достигается коррекцией элементов памяти делителя частоты 1 и счетчика времени 2 с частотой, исключающей сбои в большинстве из резервируемых каналов устройства, которые могли бы привести к отказу всего устройства. Дополнительные аппаратурные затраты при этом незначительно снижают общую повышенную надежноств, так как элементы, чаще всего подвергаемые сбоям,-элементы памяти во вловь введенном оборудовании отсутствуют. Кроме того, количество вновь вводимого оборудования невелико, так как дешифратор 10 используется rf при опросе ячеек блока памяти 4 и стробировании блока выходных ключей 5f и для.целей коррекции. Количество блоков коррекции 7, как уже отмечалось выше, для большинства случаев использования устройства может быть единичным. При этом существенно сокращается количество обменных связей по входам 12 между резервированньши каналами устройства, что также способствует повышению надежности всего устройства.

1. МНОГОКАНАЛЬНОЕ ПРОГРАММНО-ВРЕМЕННОЕ УСТРОЙСТВО, содержащее .в калздом канаЛе соединенные последовательно делитель частоты, счетчик времени, компаратор, к другим входам которого подключен блок памяти, а выход соединен с входом блока выходных ключей, отличающееся тем, что, с целью повышения надежности, в него введены К блоков коррекции, блок входных ключей делителя частоты, блок входных ключей счетчика времени, дешифратор, при этом входы блоков коррекции подключены к входам других каналов устройства, выходы блоков коррекции через соответствуквдие блоки входных ключей делителя частоты и счетчика времени подключены соответственно к параллельным входам делителя частоты и счетчика времени, выходы которых соединены с информационными входами блоков коррекции, выходы делителя частоты дополнительно соединены с управляющими BJtoдами. блоков коррекции и входами дешифратора, выходы которого подключены к соответствугацим входам блоков входных ключей делителя частоты и счетчика времени и входам блока памяти и блока выходных ключей. 2. Устройство по п. 1, отличающееся тем, что каждый блок корреккции содержит мультиплексор,вы- j ход которого соединен с одним из вхо(Л дов мажоритарного элемента, подключенного входами к входам блока коррекции, выход мажоритарного элемента соединен непосредственно и через инвертор с соответствующими входами элемента задержки, подключенного выходами к выходам блока коррекции, входы мультиплексора подключены к информационным входам блока коррекЦИИ. W со