Многофазный импульсный стабилизатор Советский патент 1983 года по МПК G05F1/56 

преобразовательной ячейки силового уэлэ, вход первого разряда универсального N-раэрядного регистра и D-вход кажлого из N триггеров управления подсоединены к положительной клемме для подключения блока вспомогательного напряжения, а остальные N - 1 входы старших разрядов универсального N-разрядного регистра подсоединены к отрицательной клемме для подключения блока вспомогательного напряжения.

МНОГОФАЗНЫЙ ИМПУЛЬСНЫЙ СТАБИЛИЗАТОР, содержащий силовой узел, выполненный в виде N параллельно включенных преобразовательных ячеек входами подключенный к входным, а выходами - к выходным клеммам, и блок управления, включающий в себя генератор синхроимпульсов, формирователь импульсов синхронизации широтно-импульсного модулятора, N-разрядный регистр сдвига, источник опорного напряжения, узел сравнения, широтно-импульсный модулятор и клеммы для подключения блока вспомогательного напряжения, при этом один из входов узла сравнения подключен к выходным клеммам, а другой соединен с выходом источника опорного напряжения, выход схемы сравнения подсоединен к первому входу циротноимпульсного модулятора, второй вход которого подключен к выходу формирователя импульсов синхронизации цнротно-импульсного модулятора, выходом подключенного к информационному входу N-разрядного регистра сдвига, отличающийся тем, что, что, с целью повышения надежности с одновременным уменьшением массы и объема, в него введены два формярователя тактовых импульсов, два формирователя строб-импульсов, универсальный Ы-разрядный регистр, N триггеров управления и N логических элементов И-НЕ, причем выход первого формирователя тактовых импульсов подключен к входу первого формирователя строб-импульсов, входу формирователя импульсов синхронизации широтно-импульсного модулятора и входу синхронизации N-разрядного регистра сдвига, выход первого формирователя строб-импульсов подключен к общей точке соединения входов логических элементов И-НЕ, вторые вхо(Л ды которых подключены к соответствуЮ1дам входам N-разрядного регистра сдвига, а выходы логических элементов И-НЕ подсоединены к входам соответствующих триггеров управления, выход широтно-импульсного модулятора соединен с входом второго формирователя строб-импульсов, выходом подключенного к входу выбора режима со приема информации, информационному входу последовательного приема инфорj:: мации и входу синхронизации режима параллельного приема информации универсального N-разрядного регистра СО а также к входу установки в О второго формирователя тактовых импульсов, выход которого подключен к входу синхронизации режима последовательного приема информации универсального N-разрядного регистра, входы обоих формирователей тактовых импульсов подсоединены к выходу генератора синхроимпульсов, каждый выход универсального N-разрядного регистра подключен к входу синхронизации соответствующего триггера управления, выход которого соединен, с входом управления соответствующей

Изобретение относится к электротехнике и может быть использовансз в качестве источника вторичного электропитания электротехнической и радиоэлектронной аппаратурьл различного назначения.

Известен многофазный импульсный стабилизатор, содержащий N силовьлх преобразовательных ячеек,входами подключенных к входным, а выхо-дами к выходным клеммам, N пмротно-импульсных модуляторов, выходами подсоединенных к выходам управления соответствующих силовых преобразовательных ячеек, первь ми входами соединеннЕлх Ci соответствующими выходами многофазного задающего генератора, а вторыми входами подключенных к выходу усилителя постоянного тока, входом подсоединенного к выходу блока сравнения, первый вход которого подключен к выходным кл€ Ммам, а второй вход к выходу источника опорного напрял :ения

Недостатком данного устройствс5 является критичность к технологи 1ескому разбросу параметров элементов и температурным изменениям, приводящим к неравномерному распределению токов между параллельно работающими силовьоми преобразовательными ячейками, что вызывает падение надежности и увеличение массы и объема из-за необходимости завышения установленно мощности используемых элементов.

Наиболее близким к изобретению является силовой узел, выполненный из N параллельно включенных преобразовательных ячеек, входами подключенный к входным, а в 51ходами - к выходным к.гтеммам, и блок упргшления , включающий в себя Генератор синхроимпульсов, формирователь импульсов синхронизации широтно-импульсного модулятора, N-разрядный регистр сдвига, источник опорного напряжения, узел сравнения, широтно-импульсный модулятор и клеммы для подключения блока вспомогательных напряжений, при этом один из выводов узла сравнения подключен к выходным клеммам, а другой соединен с; выходом ;источника опорного напряжения, выход схемы сравнения подсоб динен к пефвому

2

входу широтно-импульсного модулятора, второй вход которого подключен к выходу формирователя импульсов синхронизации тиротно- ;глпульсного модулятора, выходом подключенного к информационному входу N-разрядного регистра сдвига 2.

Недостатками данного техническог решения являются пониженная надежность и малые удельно-массовые показатели , так как увеличение равномерности распределения токов между параллельно работающими преобразователь ячейками силового узла требует значительного усложнения блока управления и может быть достигнуто при увеличении числа N преобразовательных ячеек.

Целью изобретения является повышение надежности с одновременным уве,яичением массы и объема многофазного импульсного стабилизатора.

Поставленная цель достигается тем, что в многофазный стабилизатор содержащий силовой узел, выполненны в виде N параллельно включенных преобразовательных ячеек, входами подключенных к входным, а выходами к выходным клеммам, и блок управлен вклю-чаю-щий в себя генератор синхроимпульсов, формирователь импульсов синхронизации широтно-импульсного .модулятора, N-разрядный регистр сдвга, источник опорного напряжения, узел сравнения, -ошротно-импульсный модуля-гор и клем,мы для подключения блока вспомогательных напряжений, при этом один из входов узла сравнения подключен к выходным клеммам, а другой соединен с выходом источника onojJHoro напряжения, выход схемы сравнения подключен к первому входу яиротно-импульсного модулятора, второй вход которого подключен к выходу формирователя импульсов синхронизации ииротно-импульсного модулятора, .выходом подключенного к информационному входу N-разрядного регистра сдвига, введены два формирователя тактовых импульсов, два формирователя строб-импульсов, унинереальный N-разрядный регистр, N-триггеров управления и N логических элементов И-НЕ, причем выход первого формирователя тактовых импульсов подключен к входу первого формирователя строб-импульсов, входу формирователя импульсоЪ синхрони зации широтно-импульсного модулятора и входу синхронизации N-разрядно го регистра сдвига, выход первого формирователя строб-импульсов подключен к общей точке соединения пер вых входов логических элементов И-НЕ, вторые входы которых подключе ны к соответствующим выходам N-разрядного регистра сдвига, а выходы логических элементов И-НЕ подсоеди нены к входам соответствующих.триггеров управления, выход широтно-импульсного модулятора соединен с входом второго формирователя стробимпульсов , выходом подключенного к входу выбора режима приема информации, информационному входу последевательного приема информации и вход синхронизации режима параллельного приема информации универсального ; N-разрядного регистра, а также к входу установки в О второго формирователя тактовых импульсов, выход которого подключен к входу синхронизации режима последователь ного приема информации универсального N-разрядного регистра, входы обоих формирователей тактовых импульсов подсоединены к выходу генератора синхроимпульсов, каждый выход универсального N-разрядного регистра подключен к входу синхронизации соответствующего триг гера управления, выход которого сое динен с входом управления соответствующей преобразовательной ячейки силового узла, вход первого разряда универсального N-разрядного регистра и D-вход каждого из N триггеров управления подсоединены к положител ной клемме для подключения блока вспомогательного напряжения, а оста ные N - 1 входы старших разрядов универсального N-разрядного регистр подсоединены к отрицательной клемме для подключения блока вспомогательного напряжения. На фиг. 1 приведена схема многофазного импульсного стабилизатора; на фиг. 2 - эпюры напряжения, поясняющие его работу. Многофазный импульсный стабилиза тор содержит источник 1 питания, подключенный к силовым преобразовательным ячейкам 2, выходные цепи ко торых подключены к нагрузке 3 парал лельно или последовательно, блок 4 управления. Блок управления содержи генератор 5 синхроимпульсов, первый б и второй 7 формирователи тактовых импульсов, первый 8 и второй 9 форми рователи строб-импульсов, формирователь 10 импульсов синхронизации широ, но-импульсного модулятора 11, универсальный N-разрядный регистр 12, N-разрядный регистр 13 сдвига, источник 14 опорного напряжения, схему 15 сравнения, логических элементов 16, N триггеров 17 управления, блок 18 вспомогательных напряжений блока управления. Источник 1 питания и силовые преобразователи ячейки. 2 имеют две общие шины. Генератор 5 синхроимпульсов выходом соединен с формирователями 6 и 7 тактовых импульсов. Выход первого формирователя б тактовых импульсов подключен к формирователю 10 импульсов синхронизации, к первому формирователю 8 строб-импульсов, входу синхронизации N-разрядного регистра 13 -сдвига. Один из входов широтно-импульсного модулятора 11 подключен к выходу формирователя 10 импульсов синхронизации, а другой к выходу схемы 15 сравнения, один из входов которой подключен к источнику 14 опорного напряжения, а другой - к нагрузке 3. Выход широтноимпульсного модулятора 11 подключен к входу второго формирователя 9 строб-импульсов и к информационному входу N-разрядного регистра 13 сдвига. Выход второго формирователя 9 строб-импульсов подключен к входу 2 выбора режима приема информации универсального N-разрядного регистра 12, его входу С синхронизации режима параллельного приема информации и к информационному входу V/ последовательного приема информации. а также к входу установки в второго формирователя 7 тактовых импульсов. Выход формирователя 7 подключен к входу С синхронизации режима последовательного приема информации универсального N-разрядного регистра 12. Вход первого разряда универсального N-разрядного регистра 12 подключен непосредственно или Через резистор к плюсовой клемме блока 19 вспомогательного напряжения блока управления, остальные (N - 1) входы, с второго по N-й подключены к импульсной клемме блока 18 вспомогательного напряжения. выходы первого, второго,..., N-ro разрядов регистра 12 подключены к входам синхронизации соответственно первого, второго,..., N-ro триггеров 17, а выходы первого, второго,..., N-ro разрядов регистра 13 подключены к входам соответственно первого, второго,..., N-ro логического элемента И-НЕ 16, другие входы которых подключены к выходу формирователя 8 строб-импульсов, Выход первого, второго, ..., Ы-го логического элемента И-НЕ 16 подключен соответственно к входу R первого, второго, ..., N-ro триггера 17 управления, выхолы которого подключе 4Ы соответстве нс к входам первой, второ , . . , , N-й. силовой преобразовательной ячей; и 2, а D-входы непосредственно или через резистор - к плюсово:й имне блока 16 вспомогательного напряжения. В качестве силовол преобразовательной ячейки 2 могут быть использованы работающие в режиме переключений одднотактовые и двухтактовые конверторы, выполненные по любой из известных схем, В качестве формирователей 6 и V тактовых импульсов могут быть иапользовзны двоичные счетчики. Все каскады блока 4 управ ления ( 5, б , ... л 17 фиг. 1 ) питаются от блока 18 вспомогательного патгоя-жения. Эпюры напряжения (Фих. 2), поясняющие работу многофазгюго импульсного стабилизатора, представлеЕ1Ы следуюищм образом: а - выход первого формирователя б тактовых импуль-сов; б - выход формирователя 10 импульсов широтно-импульокого модулятора; в - выход широтно-импульсного модулятора 11; г - выход первогс5 разряда N-разрядного регпстра 13 сдвига; д - выход второго разряда N-разрядного регистра 13 сдвига; е - выход N-ro разряда Ы-разрядногс: регистра 13 сдвига; ж - выход второ го формирователя 9 строб-импу jiijCOB ; 3 - выход второго формирОЗатег: ; 7 тактовых импульсов; к - заход; пс;рво разряда универсаль; О1О N-разря,днсзго регистра 12; к - выход второго 1зазряда универсального N-разрядкого регистра 12; л - выход л;-го рс13ряда уни Версаль иого N-pa з ряд ного рсги стра 12; м - выход nepBOic формирователя 8 строб-импульсов; -; - выход первого триггера 17 управления; о выход второго триггера 17 управлеки п - выход N-ro триггера I уги авлеМ и о г о ф а 3 н :-г и и мп у л i с ны и ста j in з О тор работает следующим образом. С выхода генератора 5 синхроимпульсов напряжение с периодом Тги OOl где Т период коммутации силс:)В1,1х преобразовательных 2 яче-ек ; требуемая ) точность во с п рои 3 в еде н и я дли т е яъи о с ти импульса выходного сигна ла широтно-импульсного моду лятора II на. входе оилозых преобразовательных ячеек 2, поступает на вход формирователей 6 и 7 тактовых импульсов., Выходные напряжения формирователей 6 и 7 тактовых к:мпульсов, показанные соответственно на эпюрах а, 3, фиг, 2, в общем с:лучае могут име сдвиг по фазе. Их Т„ T/N on рггделяет требуемый сдвиг по времени ГЧ15ЖЦУ электрическими процессами в силовых преобразовательных ячейках 2, Выходное напряжение формирователя б тактовых импульсов используется д.:я получения на выходе формирователя 8 строб-импульсов (эпюра м,фиг.2). , ссвпадающих по времени с фронтом 1/0 напряжения (эпюра а, фиг. 2) первого формирователя 6 тактовых импульсов; на выходе формирователя 10 пилообразных импульсов синхронизацки (эпюра б, фиг. 2) широтно-импупьсного модулятора 11 с периодом Т в N раз больщем периода Т выходНМго напряжения первого формирователя 6 тактовых импульсов (эпюра а, фхг. 2) . Выходное импульсное напряжание ииротно-импульсного модулятор; 11 с длительностью tj и периодом Т (эпюра в, фиг. 2} поступает на информационный вход регистра 13 сдвига. Запись б информации регистром. 13 сдвига осуществляется фронтом 1/0 тактовых импу1гьсов, поступающих с выхода формирователя 6 на вход синхронизации регистра 13. Это обеспечивает появление у регистра 13 высокого уровня напряжения на выходе перBDio разряда в момент t О (эпюра г, фиг. 2), на выходе второго разряда в момент t Тр (эпюра д, фиг. 2), на выходе N-.- го разряда в момент t - (N - 1) Т. В общем случае длит(:;льность импульсов на выходе регистра 13 (эпюрь: г, д, е, фиг. 2) отличается от длительности импульсов Ьшротно-импульсного модулятора 11 (эпюра в, фиг. 2) на величину О ЛЬ Тр,. Одновременное присутствие высоких уровней на входах логических элеменгоз И-НБ 16 обеспечивает на входе R тригтеров 17 управления низкий уровень и их установку в О. Согла.сно временным диаграммам напряжений на входе логических элементов (эпюры; г, г:, е, и, фиг. 2) на выходе Gi иервохо триггера 17 появится высокий уровень в момент t О, на выходе втОрого триггера 17 - в момент t Т|, . . . , на выходе N-ro тоигге ра 17 - в момент t (N -1) Т,. До момента t ty универсальный N-разрядный регистр 12 находится в режиме последовательного приема информации со сдвигом вправо. Так как на входе 2 выбора режима приема информации присутствует низкий уровень (эпюра ж, фиг. 2), тактовые импульсы о выхода формирователя 7 (эпюра 3, фиг. 2) поступают на вход С., синхронизации регистра .12 и обеспечивают в моменты времени фронта 1/0 запись поступающего иа информационный вход V низкого уровня, В момен:: времени t t(эпюра в,фиг. 2) |На выходе широтно-импульсного модуDiSTopa 11 формируется низкий, уро-.

вень напряжения. По фронту 1/0 этого сигнала фориирователь 9 обеспечивает короткий строб-импульс (эпюра ж, фиг. 2), который высоким уровнем устанавливает формирователь (счетчик) 7 по входу в О и регистр 12 по входу V2 - в режим параллельного приема информации. Так как вход первого разряда подключен к плюсовой шине блока 18 вспомогательного напряжения, а выходаз с второго по N-й разряд подключеньт к минусовой шине блока 18, то в момент 1/0 строб-импульса обеспечивается запись высокого уровня в первый разрзд регистра 12 и низкого уровня в разряды с второго по N-й. После окончания строб-импульса формирователь (счетчик) 7 обеспечивает импульсы с периодом Т, ; начиная с t tj, на входе С синхронизации регистра 12, перешедшего в режим последовательного приема информации (по информационному входу V). Записанный в момент времени t t высокий уровень сохранится на выходе перво го разряда регистра. 12 на интервале времени tj. t 4 tj,+Тг, (эпюра и, фиг. 2). В момент времени t совпадающий с фронтом 1/0, поступающим с выхода формирователя 7 на вход С синхронизации регистра 12 тактовых импульсов (эпюра з, фиг. 2) произойдет запись низкого уровня в первый разряд (эпюра и, фиг. 2) регистра 12. Так как на входе V присутствует низкий уровень (эпюра ж фиг.. 2) и запись высокого уровня во второй разряд (эпюра к, фиг.2), то у регистра 12 появится высокий уровень напряжения б с длительностью, равной Tf,, на выходе первого разряда в момент времени t t(4, на выходе

второго разряда в момент времени t Т, на выходе N-го разряда в момент времени t (N - 1) Т. Так как выходные цепи регистра 12 подключены к входу С синхронизации триггера 17 управления, то в указанные моменты времени фронтом 0/1 происходит переключение триггеров 17 управления (по входу D присутствует высокий уровень). Формирователи (счетчики) б и 7 имеют одинаковую разрядность. Это обеспечивает формирование ими тактовых импульсов с paвны 1 периодом Т, но со сдвигом по фазе, так как начальное состояние формирователя (счетчика) 7 синхрони зируется в момент времени t tj. В результате на выходе триггеров 17 управления получаем широтно-модулированные импульсы (эпюры и , о, п, фиг. 2)равные по длительности сигналу на выходе широтно-импульсного модулятора 11. Их сдвиг во времени на величину Т, обеспечивает сдвиг по времени электрических процессов В силовых преобразовательных ячейках 2, Далее процессы повторяются аналогично описанному.

Использование изобретения позволяет повысить надежность, стабильно ность выходного напряжения, уменьшить массу и объем электротехнически и радиоэлектронных устройств, в которых используются стабилизированные преобразователи электрической энергии, так как автоматическое обеспечение равенства колалутируемых мощностей и равномерного временного сдвига электрическими процессами в силовых преобразовательных ячейках снижает недогрузку одних и перегрузку других элементов стабилизатора.