Многофазный импульсный стабилизатор напряжения Советский патент 1985 года по МПК G05F1/56 

р-адресных входов соединен с соответствующим выходом кодирующего узла установки числа фаз, а каждьм из k-информационных входов подключен к соответствующему выходу W-разрядного двоичного счетчика, вход которого соединен с вьЕходом генератора синхроимпульсов.

МНОГОФАЗНЬЙ ИМПУЛЬСНЬЙ СТАБИЛИЗАТОР НАПРЯЖЕНИЯ, содержащий силовую цепь, выполненную в виде N параллельно включенных силовых преоб разовательных ячеек, входом и выходом подключенных соответственно к входным и выходным выводам, и блок управления, состоящий из генератора синхроимпульсов, k-разрядного кодирующего узла, .N-разрядного регистра сдвига, универсального N-разрядного регистра, N триггеров управления, N логических элементов 2И-НЕ, двух формирователей тактовых импульсов, двух формирователей строб-импульсов, источника опорного напряжения, аналогового узла сравнения, формирователя импульсов синхронизации широтно-импульсного модулятора, выполненного из W-разрядного двоичного счетчика, формирователя строб-импуль сов, формирователя пилообразного напряжения, г.спомогательный источник питания блока управления, при этом аналоговый узел сравнения одним из входов подключен к источнику опорного напряжения, другим - к выходному выводу стабилизатора, а выходом - к одному из входов широтно-импульснего модулятора, другой вход которого подключен к формирователю импульсов синхронизации широтно-импульсного модулятора, выход пшротно-импульсного модулятора подключен к информационному входу N-разрядного регистра сдвига и через первый формирователь строб-импульсов - к информационным входам универсального М-разрядно о регистра и к входу установки в ноль первого формирователя тактовых импульсов, выход которого подключен к входу синхронизации режима последовательного приема информации универсального N-разрядного регистра, а вход - к входу второго форми(Л рователя тактовых импульсов, выход которого подключен к входу синхронизации N-разрядного регистра сдвига и через второй формирователь стробимпульсов - к первым входам N логических элементов 2И-НЕ, вторые входы которых соединены с соответствующими выходами универсального N-разрядного Сл регистра, каждый выход N-разрядного О5 регистра сдвига подключен к входу О синхронизации соответствугацего тригсо to гера управления, установочные входы которых подключены к выходу соответствунщего логического элемента 2И-НЕ, выходы триггеров соединены с Управляющими входами соответствующих силовых преобразовательных ячеек, отличающийся тем, что, с целью повышения технологичности, в него введен мультиплексор на k-информационных и р-адресных входов, причем выход мультиплексора подключен к входам первого и второго формирователей тактовых импульсов каждый из

Изобретение относится к электротехнике и может быть использовано в качестве источников электропитания электротехнической и радиоэлектронно аппаратуры.

Известен многофазньш импульсный стабилизатор напряжения, содержащий силовой узел, выполненный в виде N параллельно включенных преобразовательных ячеек, и- блок управления, включающий в себя генератор синхроимпульсов, формирователь импульсов синхронизации широтно-имиульсного модулятора, N -разрядный регистр сдвига, универсальньй Н разрядньй регистр сдвига, два формирователя тактовых импульсов, М триггеров управления, N логических элементов 2И-НЕ, источник опорного напряжения, узел сравнения, широтно-импульсный модулятор D3

Недостатками данного стабилизатора являются ограниченные функционалхэные возможности и низкая экономичность вследствие того,что не обеспечивается работоспособность стабилизатора при изменении числа преобразовательных ячеек без дополнительных затрат на разработку и изготовление вновь спроектированного многофазного устройства.

Наиболее близким по техьсической сущности к изобретению является многофазньй импульсный стабилизатор, содержащий силовую цепь, выполненную в виде N параллельно включенных силовых преобразовательных ячеек, каждая из которых может быть выполнена по любой из известных схем импульсного преобразования электрической энергии, и блок управления, состоящий из генератора синхроимпульсов, k-раз рядного кодирующего устройства, И-разрядного регистра сдвига, универсальнрго N разрядного регистра, N триггеров управления, N логических элементов 2И-НЕ, двух формирователей

тактовых импульсов, двух формирователей строб-импульсов, источника опорного напряжения, э налогового узла сравнения, формирователя импульсов синхронизации щиротно-импульсного модулятора, выполненного -разрядного двоичного счетчика, формирователя строб-импульсов, формировател пилообразного напряжения, при этом аналоговый узел сравнения одним из входов подключен к источнику опорног .напряжения, другим - к выходу стабилизатора, а выходом - к одному из входов широтно-импульсного модулятора, другой вход которого подключен к формирователю импульсов синхронизаци широтно-импульсного модулятора, выход широтно-импульсного модулятора подключен к информационному входу К-разрядного регистра сдвига и через второй формирователь строб-импульсов - к информационным входам универсального N разрядного регистра и к входу установки в ноль второго формирователя тактовых импульсов, выход которого подключен к входу . синхронизации режима последовательного приема информации универсального Ь разрядного регистра, а вход к входу первого формирователя TaKYoвых импульсов, выход которого подключен к входу синхронизации N разрядного регистра сдвига и через первьй формирователь строб-импульсов к входам N логических элементов 2И-Н каждьм выход универсального М разрядного регистра подключен к входу синхронизации соответствующего триггера управления, к выходам которых подключены входы силовых преобразовательных ячеек {2 ,

Недостатком известного стабилизатора является низкая технологичность вследствие того, что изменение числа параллельно работакнцих преобразовательных ячеек приводит к изменению частоты коммутации в отдельно взятой силовой преобразовательной ячейке. Сохранение частоты коммутации требует изготовления перестраиваемого генератора синхроимпульсов и дополнительных подстроечных операт ий. Цель изобретения - повышение технологичности. Поставленная цель достигается тем что в многофазньй импульсньй стабилизатор напряжения, содержащий силовую цепь, выполненную в виде К параллельно включенных силовых преобразовательных ячеек, входом и выходом подключенных соответственно к входным и выходнь м вьшодам питания, и блок управления, состоящий из генератора синхроимпульсов,k -разрядного кодирукщего узла, И -разрядного регистра сдвига, универсального N -разрядного регистра, N триггеров управления, М логических элементов 2И-НЕ, двух формирователей тактовых импульсов, двух формирователей строб-импульсов, источника опорного напряжения, аналогового узла сравнения, формирователя импульсов синхронизации широтно-импульсного модулятора, выполненного из и-разрядного двоичного счетчика, формирователя строб-импульсов, формирователя пилообразного напряжения, вспомогательный источник питания блок управления, при этом аналоговый узел сравнения одним из входов подключен, к источнику опорного напряжения, другим - к выходному выводу стабилизатора, а выходом - к одному из входов широтно-импульсного модулятора,- друго вход которого подключен к формирователю импульсов синхронизации широтноимпульсного модулятора, выход широтно-импульсного модулятора подключен к информационному входу N -разрядного регистра сдвига и через первый формирователь строб-импульсов - к информационным входам универсального N -pas рядного регистра и к входу установки в ноль первого формирователя тактовых импульсов, выход которого подключен к входу синхронизации режима последовательного приема информации универсального N -разрядного регистра а вход - к входу второго формирователя тактовых импульсов, выход которого подключен к входу синхронизации N-раз рядного регистра сдвига и через второй формирователь строб-импульсов к первым входам М логических элементов 211-НЕ, вторые входы которых соединены с соответствующими выходами универсального N -разрядного регистра, каждый выход N-разрядного- регистрасдвига подключен к входу синхронизации соответствукяцего триггера управления, установочные входы которых подключены к выходу соответствующего логического элемента 2И-НЕ, выходы триггеров соединены с управляющими входами соответствукндих силовых преобразовательных ячеек, введен ьгультиплексор наk -информационных и р-адресных входов, причем вькод мультиплексора подключен к входам первого и второго формирователей тактовых импульсов, каждый из р-адресных входов соединен с соответствующим выходом кодирующего узла установки числа фаз, а каждый из k -информационных входов подключен к соответствукнцему выходу W-разрядного двоичного счетчика, вход которого соединен с выходом генератора синхроимпульсов. На фИг.1 приведена схема многофазного импульсного стабилизатора; на фиг,2 - эпюры напряжений. Стабилизатор содержит подключенные к входным выводам питания 1 М силовых преобразовательных ячеек 2, выходы которых подключены к выходные, выводам 3 параллельно или последовательно, блок управления 4. Блок управления содержит генератор синхроимпульсов 5, первый 6 и второй 7 формирователи тактовых импульсов, первьш 8 и второй 9 формирователи строб-импульсов, формирователь импульсов синхронизации 10 широтно-импульспого модулятора 11, универсальный N -разрядный регистр 12, N -разрядный регистр сдвига 13, источник опорного напряжения 14, аналоговый узел сравнения 15, N логических элементов 2И-НЕ 16, К1 триггеров управления 17, источник питания 18 вспомогательного напряжения блока уп равления, кодирующий узел 19, мультиплексор 20 на k -информационных и Р-адресных входах. При этом формирователь импульсов синхронизации широтно-импульсного модулятора содержит -разрядной двоичный счетчик 21, формирователь строб-импульсов 22 и формирователь пилообразного напряжения 23. Генератор синхроимпульсов 5 выходом соединен с входом W -разрядного двоичного счетчика 1. Выходы первого, второго,..., k-го разрядов упомянутого двоичного счетчика 21 соединены.соответственно с первым, вторым, ..., k-м информационным входом мультиплексора 20. Первьй, второй, ...,()-и адресный вхо.-; мультиплексора 20 соединен с первым, вторым, ..,, р -м выходом кодирующего узла 19. Выход IN-разрядного двоичного счетчика 21 подключен к входу формирователя строб-импульсов 22, выход которого подключен к входу формирователя пилообразного напряже ния 23. Один из выходов широтно-ммпульсного модулятора 11 подключен к выходу формирователя 10 ( фо мирователя пилообразного напряжения 23), а другой - к выходу узла 15 сравнения. Один из входов узла 15 сравнения подключен к источнику 14 опорного напряжения, а другой - к выходным выводам 3. Выход широтноимпульсного модулятора 11 подключен к выходу первого формирователя 8 строб-импульсов и информационному входу N -разрядного регистра 13 сдвига. Выход первого формирователя 8 строб-импульсов подключен к входу V выбора режима приема информации универсального -разрядного регистра 12, входу 2 синхронизации режима параллельного приема информации и к информационному входу V, последовательного приема информации, а также к входу установки в ноль первого формирователя 6 тактовых импульсов. Выход формирователя 6 подключен к входу С( синхронизации режима последовательного приема информации уни-разрядного регистра версального 12. Вход первого разряда универсального N -разрядного регистра 12 подключен непосредственно или через резистор к плюсовой клемме источника вспомогательного напряжения блока уп р вления, остальные (М-О входы., с второго по N-и подключены к минусово клемме источника 18 вспомогательного напряжения блока управления. .Выходы первого, второго, ... N -г разрядов.регистра 12 подключены к входам синхронизации соответственно первого, второго, ..., N-го триггеров 17, а выходы первого, второго, ..;,N -го разрядов регистра 13 подкл чены к входам соответственно первого второго, ..., N-го логического элемента 2И-11Е 16, другие входы которых подключены к выходу формирователя 9 строб-импульсов. Выход первого, второго, ..., N -го логического элемента 2И-НЕ 16 подключен соответственно к входу R первого, второго, ...,N -го триггера 17 управления, выходы которого подключены,соответственно к входам первой, второй, .;., N -и силовой преобразовательной ячейки 2, аD -входы непосредственно или через резисторк плюсовой клемме блока 18 вспомогательного напряжения. Выход мультиплексора 20 подключен к входам формирователей 6 и 7 тактовых импульсов. Выход второго формирователя 7 тактовых импульсов подключен к второму формирователю 9 строб-импульсов, входу синхронизации N -разрядного регистра 13 сдвига. В качестве силовой преобразователь ной ячейки 2 могут быть использованы работающие в режиме переключений однотактные и двухтактные конверторы, выполненные по любой из известных схем. В качестве формирователей 6 и 7 тактовых импульсов могут быть использованы двоичные счетчики. Все каскады блока 4 управления (5, 6, 23, фйг.1) питаются от источника 18 вспомогательного напряжения. Эпюры напряжения (фиг.2), поясняющие работу многофазного импульсного стабилизатора, представлены следующим образом: d - выход формирователя 7 тактовых ймпульс.ов; 8 выходы широтно-импульсного модулято ра 11; о - выход широтно-импульсного модулятора 11; 2 - выход первого разряда N -разрядного регистра 13 сдвига, - выход второго разряда Н-разрядного регистра 13 сдвига б - выход N -го разряда N -разрядного регистра 13 сдвига; -.выход формирователя 8 строб-импульсов, выход фop даpoвaтeля 6 тактовых импульсов | U - выход первого разряда универсального N -разрядного регистра 12 К - выход второго разряда универсального N -разрядного регистра 12, л - выход N -го разряда универсального N -разрядного регистра 12 j М - выход формирователя 9 с.тробимпульсов н - выход первого триггера 17 управления, О - выход второго триггера 17 управления, и - выход N-го триггера 17 управления,. Многофазный импульсный стабилизатор работает следующим образом.

С выхода генератора синхроимпульсов 5 напряжение с периодом Т, Т/2

(2Vo,01 k),W 1,2,3...,

rt;W-f-l - разрядность первого 6 и второго 7 формирователей тактовьтх импульсов i k . число информационных входов мультиплексораi N - максимально возможное

число силовых преобразова тельных ячеек 2, 1 - требуемая точность (%) воспроизведения длительности импульсов выходного сигнала широтно-импульсного модулятора 11 на входе силовых преобразовательных ячеек 2, Т - период коммутации силовых преобразовательных ячеек 2

поступает на вход первого каскада (Л/-разрядньй двоичный счетчик 21) формирователя 10 импульсов синхронизации широтно-импульсного модулятора 11. Выходное напряжение W -разрядного двоичного счетчика 21 с периодом

Т,, 2 VT

воздействует на вход формирователя

строб-импульсов 22. В результате форI

мирователь 22 на отрицательный (попожительный) фронт входного напряжения формирует импульс синхронизации формирователь 23 пилообразного капряжения. В качестве формироватеJlя 23 пилообразного- напряжения может ыть использован транзистор с RC-цепочкой. Выходное пилообразное напряжение формирователя 23 (эпюра , фиг.2) с периодом Т поступает на один из входов широтно-импульсного модулятора 11. При этом на выходе первогоj второго, ..., L -го разряда Vi-разрядного двоичного счетчика 21 присутствует напряжение соответственно с периодом Т,2 Т., , Т,22Т,. . ., Tk--22Tru .

Выходные сигналы на каждом из р выходов кодирующего устройства 19 могут принимать два значения: или О - низкий уровень напряжения, или 1 - высокий уровень напряжения Это позволяет устанавливать на выходе кодирующего узла 19 числа в двоичной системе счисления, соответствующие числам i , равным 1,2,..., 1 , в десятичной системе счисления. Предпо ложим, что на выходе кодирующего устройства 19 соответственно и на

адресных выходах мультиплексора 20 установлено число ... 01 в двоичной системе счисления соответствующее числу 1 в десятичной системе счисления. Это приводит к появлению на выходе мультиплексора 20 сигнала, посту пакнце го на первьй информационный вход. Так как первый информационньй вход подключен к выходу первого разряда двоичного W -разрядного счетчика

21, то для периода 1|| выходного напряжения формирователя тактовых импульсов 7 справедливо

,,2 2 т/2 Т/2 - -Ч

Формирователи тактовых импульсов 6 и 7 имеют одинаковую разрядность n-V/-k-1, поэтому период Т„. следования тактовых импульсов на выходе формирователя 6 равен Т„ , т.е. Tj,T,,.

При этом период Т следования импульсов синхронизации широтно-импульсного модулятора 11 больше периодов Тц , Т 2 следования тактовых импульсов в т раз:

0 , , iW-r-0 k

Т/Т„ Т/Т2, 2 2 К.

Если на выходе кодирующего узла

19установлено число ...010 в двоичной системе счисления, соответствую5 п .ее числу 2 в десятичной системе счисления, то на выходе мультиплексора

20появляется выходной сигнал второго разряда W-разрядного двоичного счетчика 21. Это приводит к изменению

Q периодов Т12 , следования тактовых импульсов на выходах соответственно первого 6 и второго 7 формирователей причем

о (vv.)

т т 22т 2 Т/2 12 22 ru

При этом указанные периоды Т, и Т.. укладываются в периоде Т целое число раз:

(W-n-/) (itи) m Т/Т, 2 N/2.

Аналогично, устанавливая на выходе кодирующего устройства число, соответствующее числу k в десятичной системе счисления, для периодов Т , 3 следования тактовых импульсов соответственно на выходе формирователей 6 и 7 получим

k п (W-n-Kl Т,,Т,,2 Тг,2 Т/2 которые укладываютея в периоде Т m j раз: ,2 Таким абразом, изменение на выходе кодирующего узла 19 чисел, равных 1,2,..., приводит к изменению периодов 1 Т следования тактовых импульсов на выходе формирователей 6 и 7 соответственно. Это позволяет сформировать WJ равномерно сдвинутых во -времени идентичных сигнала управления w; силовыми преобразовательными ячейками 2: ,,.„.. ,k,. В отличие от прототипа в предлагаемом техническом решении переход от управления одного количества преобразовательных ячеек 2 к другому не приводит к из-менению периода Т синхро низ ации широтно-импульс но го модулятора 11, Очевидно число tn силовых преобразовательных ячеек 2 ограничено сверху максимально возможным числом N (при ), а снизу минимально возможным числом 2 (при i k). Соответственно количество разрядов регистров 12 и 13 и триггеро управления 17 выбирается из условия обеспечения функционирования максимально возможным числом ячеек 2 (), работающих на общую загрузку Рассмотрим работу многофазного стабилизатора при i 1. Пилообразное напряжение 1) п i) с п риодом следования Т (эпюра 8 , фиг.2 на вькоде формирователя и постоянное напряжение выходе схемы сравнения 15 используются для формирования на выходе модулятора 11 широтно-модулированного сигнала с длительностью импульсов TU и пери одом Т (эпюра В, фиг.2). Указанный сигнал поступает на информационный вход V, регистра сдвига 13. Запись информации регистром сдвига 13 осуществляется фронтом 1/О тактовых импульсов (эпюра я, фиг.2), поступающи с выхода формирователя 7 на вход синхронизации регистра 13. Это обеспечивает появление у регистра 13 высокого уровня напряжения на выходе первого разряда в момент i 0 (эпюра J , фиг. 2), на выходе второго разряда в момент i Ту,Т (эпюра а фиг.2),..., на выходе Я -го разряда в момент-t ( Н-ОTfl . В общем случае длительность импульсов на выходе регистра 13 (эпюры г , ,е, фиг.2) отличается от длительности импульсов на выходе широтно-импульсного модулятора 11 (эпюра о , фиг.2) на величину 06 ut -.. Tn Одновременное присутствие высоких уровней на входах логических элементов 2И-НЕ 16 обеспечивает на входе R триггеров управления 17 низкий уровень и их установку в ноль. Согласно временным диаграммам напряжений на входе логических элементов (эпюра 7 ,о е,и ,М, фиг.2) на выходе Q первого триггера 17 появляется высокий уровень в момент t 0, на выходе второго триггера 17 - в момент i Tn , ..., на выходе N -го триггера 17 - в момент i ( N-O Т п . До момента i -Ху универсальный N-разрядный регистр 12 находится в режиме последовательного приема информации со сдвигом вправо, так как на входе Vj; выбора режима информации присутствует низкий уровень (эпюра -, фиг.2). Тактовые импульсы с выхода формирователя 7 (эпюра а , фиг.2) поступают на вход синхронизации С) регистра 12 и обеспечивают в моменты времени фронта 1/О запись поступающего на информационный вход Vf .шзко го уровня. В момент времени i -t (эпюра Ь , фиг.2) на выходе широтноимпульсного модулятора 11 формируется низкий уровень напряжения. По фронту 1/О этого сигнала формирователь 8 обеспечивает короткий строб-импульс (эпюра ;, фиг.2), который высоким уровнем устанавливает формирователь (счетчик) 7 по входу R в ноль и регистр 12 по входу V- в режим параллельного приема информации. Так как вход первого разряда подключен к плюсовой шине источника питания 18, а входы с второго по N разряды подключе ны к минусовой шине источника питания 18, то в момент 1/0 строб-импульса обеспечивается запись выходного уровня в первьй разряд регистра 12 и низкого уровня в разряды с второго по li -и. После окончания строб-импульса формирователь, (счетчик) 7 обеспечивает импульсы с периодом Tf, чиная с t : -Ьц ) на входе синхронизации Cj регистра 12, перешедшего в режим последовательного приема информации ,(по информационному входу Vj ). Записанный в момент времени t -it, высокий уровень сохраняется на выходе первого разряда регистра 12 на интервале времени Т (эпюра н , фиг.2). В момент времени t-iy+Tri, совпадающий с фронтом 1/0 поступающих с выхода формирователя 6 на вход синхронизации Cj регистра 12 тактовых импульсов (эшора , фиг.2), произойдет запись низкого уровня в первый разряд (эпюра И , фиг.2) регистра 12, так как на входе V присутствует низкий уровень (эпюра ж, фиг.2), а запись высокого уровня - во второй разряд (эпюра , фиг.2). Таким образом у регистра 12 появится высокий уровень напряжений (с длительностью, равной Т , ) на выходе первого разряда в момент времени i-i, на выходе второго разряда в момент времени tu 5 на выходе N -го разряда в момент времени i-(: (. , , Так как входные цепи регистра 12 подключены к входу синхронизации С триггеров управления 17, то в указанные

Г

моменты времени фронтом 0/1 происхо дит переключение триггеров управления 17 (по входу Б присутствует высокий уровень). Формирователи (счетчики) 6 и 7 имеют одинаковую разрядность naW-.k-1 , что обеспечивает формирование ими тактовых импульсов с равным периодом ,Т. , но со сдвигом по фазе, так как начальное состояние формирователя (счетчика) 7 синхронизируется-в момент времени . В результате на выходе триггеров управления 17 получаем широтно-модулированные импульсы (эпюры и, о ,р , фиг.2), равные по длительности сигналу на выходе широтно-импульсного модулятора 11. Их сдвиг, во времени на величину Т обеспечивает сдвиг во времени электрических процессов.в силовых преобразовательных ячейках 2. В следующие периоды времени процессы повторяются аналогично описанному выше. ,

л

Фиг.2