Преобразователь кода Советский патент 1983 года по МПК H03M7/02 

СО 41

СО

ел 11 Изобретение относится к вычиспяте/Ктной технике и предназначено для Ж пользования в устройствах вьгоода ивформапви из ЭВМ. По основному авт. ев, J 525946 известш содернсаший три эпемеита И, генератор импульсов, выход которого подключен к первому, входу первого елемейта И, входной счетчик, выходы которого сое динены с соответствуюошмн входами дешифратора, у которого выход соедине н с вторым входом первого э)мвнта И, вы ходной счетчшс) накапливающий сумматор, апетлеит ИЛИ и гшератор сдвинутых серий нмгф льсов, вход которого соединш с выходом первого элементаИ, первый выход - с входами входного счетчила, накапяивакяпего сумматора и второго эле мента И, а второй выход - с первым входом третьего элемента И, второй вход второго эпемемта И подсоединен к выходу накапшшакя1(его сумматора, второй вход третьего элеиеига И - к входной управ ш. юшей шине, а выходы второго и третьего Элементов И подсоединены соответственно к первому и входам элемента ИЛИ, выход котороГЧ) подключен к входу выходного счегчйка fll. В этсйм {феобразователе отсутствует возможность авочзнокшой проверки его работоспособности. Контроль производится вручную вутем эпизодического (в период налаякза и ремонта) преофазования кон1фолшого кода с визуальной тфоверко/1 его достоверности на вьпЕОде термина ла.Такая п$ ов9{жа не позволйет оперативно и с необхойимой частотой контролировать исправйость устройства вывода и Teivi самым снижает достоверность выходной инфсрмашш. Пет изобретения - повыш«жие достоверности контроля. Поставленная пель достш ется тем. что в 1фео азовате)1ь кода дополнитеяыю 45 введевы , коммутатор, второй дешифратор, четвертый И, триггер, 1фичем входы контролыкяю кода коммутатора соединены с соответсгеующими выходами шифратора, информационные входы jo коммутатора являются входами преобразоват ш, выходы коммутатора связаны с и1:Еформацио1Шьши входами входного счетчика, первый управляющий вход коммутатора соедини с иничным входом триг- j гера и являеггся входом разрешения записи теста преобразователя, единичный выход тригг а соединея с первым входом елемевта И, второй вход которого связан 435 с выходом первого деш1 ратор,а -третий вход элемента И соединен с выходом второго дешн|)ратора, информационные .входы которого подключены к информационным выходам выходного счетчика и являются выходш преобразователя, выход элемента И является выходом сигнала неисщзавности, второй управлякмций вход коммутатора является входом раар&шеиня записи информации преобразователя. На чертеже представл«ю структурная схема предлагаемого преобразователя кода с автоматическим кокгролет./ работы. Прео азователь кода содержит генератор I импульсов, первый элемент И 2, входной счетчик 3, выходной двоично-гдесятично-«1естидесятиричньй счетчик 4, дешифратор 5, второй элемент И 6, накапливающий двоичный сумматор ,7, группу внеипшх ш 8 сумматора 7, генератор 9 сдвинутых серий импульсов, третий эпемшт И Ю входную управляющую шину II, элемент ИЛИ 12, шифратор 13, коммутатор 14, второй дешифратор 15, четвертый элемент И 16, триггер 17, тестовую шину 18, шину 19 импульса выдачи внешнего кода, информационный вход 2О, шину 21 сигнала неисправности, выход 22 преобразователя. Устройство работает следующим офазом. Генератор I импульсов вьтрабатьтает последовательность импульсов, которая не проходит через первый элемент И 2 до тех пор, пока входной счетчик 3 находится в нулевом состоянии. После записи в счетчиу 3 преобразуемого (информационного или контрольного) числа, деипфратсф 5 открывает элетлшт И 2 и последовательность импульсов серии с вьгхода генератора 9 сдвинутых серий поступает одновременно в счетчик 3, работающий на вычитание, и счетчик 4, работающий на слонсгние импульсов, В омент равенства числа счетных импульсов двоичному числу, записанному в счетчик 3, дешифратор 5 закрывает первый элемент И 2 и в счетчике 4 фиксируется входное число в двоично- есятично-шетидесятщэичном коде. При этом выходное число пропорционально масштабному коэффициенту К, двоичный код которого навливается постоянно на внешних шинах 6 накапливакяцшч) сумматора 7 и утфавЛяющей шине It третьего элемв1гга И Ю. ЕСЛИ К I, то на шину II подают сигнал О, и вторая серия импульсов, сдвинутых относительво первой на половину периода, не проходит с второго выхода rwefpaTopa в выходной счетчик 4, ЕСЛИ К I, то на шину И подают I я вторая серия участвует в ригнал ,} ормированвя выходного чясгш. В регочем режиме запись в счетчшс 3 1фео6разуемого инфо мациокного кода 2О прои одягся через коммутатор 14 по имцульсу 19 выдачи. Триггер 17 находится в нулев « состоянии и блокирует возмож HQje появл щвложного сигнала неисправНОС1ГЯ на шине 2t. В контрольном режяме импульс записи теста td записывает черео коммутатор 1.4 в счетчнк 3 контрольный код шифратора 1.3, и одновремевво устанавливает три1т 4 17 в единичное состояние) разрешая работу елемента И 16, Однако сигнал с первого дешифратора 5, поступающи на второй вход элемента И 16, блскфувг его работу до окончания .персч чега. ВТОРОЙ дешифратор 15 декодирует кмтротшное число на выходе тфеофаэоватшш и при неисправности после днего вывает ко окончании пересчета на siioa, зав-мента И 16 нулевой уровшш запрввсаюший выработку сигнала неисщ) 21 При неисправности щ еобразоватеш( На вы ходе деш ратора 15 после пересчета тестового кода остается епввшшый уровень и ка выходе И 16 возш(кает сигнал неисправности. Перед п{юобразованиол нового числа .триггб|а 17 обнуляется сигналом начаяЕ ной усте вов1О35Л ки. Шифратор 13 в {фоетеДоеем ёлеучаё , представляет собой тяау здввачвого уров HSif подсоедивещ$пк ко всем коммутатора. В атом случае ь счетчик . 3 заносится максямаяЕЯое KoffrpoibBoe ; число, обеспечивакщее цроверку всех разрядов входногб и выходного счетчшсоб Выходной счетчик 4 крама счетных ячеек сод фжап на его разрядных выхездах дополнительные ячейке памяти для хравеная результата предыду1 гопрео(зованвем. , Использсюавяе встык апемшпч «- шифратора, KCMMjrroTGfta Aeeaal ifatтора, четвертого епамЕввго И, -п ягтеря шин сигналов теста я { шяореввостя я яж связ выгодвЕо lOft aur&sut I феобразбватепь ОФ яэвествога, так кек позволяет авгомагвв1 свагь nptmeoe ковт роля и а|м изврдв1ь его а&рацззпвскя BQ работы Такаа опера яввесп xottrрояя позволкг скзе &лввяк) локвяиао&ап в устранить невс1фвв8осп Указашпле текквчесасвю гфеимущеогва ш авовяк г повыааъ о&аую еффеектяввостъ ж:11кяа доееВ8я тлодаьос т рвяява юв аа C4S№ ПОвКЮЮВХЕЯ ШЯШОвТвйЕ Й ЮС ЯввеЯЙЮС тя я рев«{(жт шряго1двсстя. Испольэо&вШЕэ автжоятрояя в преофазоватепе позвояаг повькжть частоту контроля по сравнеошо с вязуалЕЛым методом в. 15О-20О раз я сортеетс1венш во столысо же раз повы сигь достоверность регистракяя выводимой

nPEQBi AaOBATEJtt, КОДА по авт ев М(г 525945, о я а ч в к ЦК И е я ТШ4, что, с яовышеняя досфовероостк коагроля, в дополшг тепьно введены шв| рвтор| (утзто|, второй дешЕфрвтор, четверть. эпемшт И триггер, прячем входы ковгрошлого коде ко14мутатс а соедивеяы с соответсФвупошмя В1лсодами шифратора, яюформшдаоввые входы KoMMyraTt a являются ЕКОдами преофазовагеля, выходы коммутаторе связаны с 1Шфо| м:ашю{Шыми входа1«ш входного счетчика, первый управляюппй вход комм лгатора соедивев с единичным входом тригг а и яв;шегся входом раарш1 шя записи теста вреобразоватош, едшшчвый выход триггера соедииев с пфвым езаоаом апемевта И, втсфой которого связав с выходом первого де-| ШЕфратора Tpeinfl вход апемевта И соедивев с выходом первого деш ратора, шфЧ)маиио1Шы а входы которого подклоче вы к ивформедиоввхлл выходам выходного счетчика г являются выходами преобраэоватеяяу вьосод апемеота И являетсявыхо сигвала вевсзфаввостас, второй управЯЯКЙ1ШЙ вход комалутетора является входсм разреиювиз записи лвформации преобраэо вателя.. ИЗОБРЕТЕНИЯ ортБгпаетву ;37ий. ,гг5.д;2 .:;и:гг ;:А