Устройство для вычисления зависимости @ = @ + @ + @ Советский патент 1983 года по МПК G06F7/552 

Изобретение относится к вымислительной технике и может гь примене но в качестве спецпроцессора 0 комплексе с цифровой вычислительной машиной или в специализированных вычислительных устройствах для оперативного вычисления корня квардратного из суммы квадратов трех чисел. Известно устройство для вычисления функции, содержащее регистр первого операнда, счетчик второго операнда, два счетчика порядка, блок управления и дешифратор, входы кото° рого подключены к разрядным входам первого счетчика порядка, а выход к разрядным входам счетчика второго операнда, выход переполнения которого подключен к входу первого счетчика порядка D 3 Недостатками этого устройства являются ограниченные функциональные воз1 жности из-за того, что в устройстве вычисляется корень квадратны только двух чисел, и относительно низкое быстродействие, определяемое тем, что в устройстве организован по следовательный вычислительный процес на основе числоимпульсного представления операндов. Наиболее близким по технической сущности к предлагаемому является устройство, соде1мкав1ее регистры пер вого и второго операндов/сумматор, регистр сдвига, группы элементов И ШЙ1 и распределите йь импульсов, выходы котсчзого с первого по восьмой подключены соответственно к входу обнуления сумматора, к управляедйм входам элементов и первой и второй групп сумматоров, элементов И третьей группы, регистру сдвига и-элементов И четвертой и пятой групп С23. Недостатке известного устройства являются ограни «н«ые функциональные возможности, определяенше тем, ато в устройстве вычисляется корень кв/адратнЫй суммы только двух операндов, и низкое быстродействие благодаря последовательной организации вычислительного процесса. Цель изобретения - повышение быст родействия . Поставленная цель достигается тем что в устройство для вычисления + Х +х 1содержащее видимости у .„ 2 1 входной сумматор дополнительно введены п-t блоков элементов И, где п - разрядность выходного значения. (п-1) многовхрдовых сумматоров и п дешифраторов-шифраторов, причем 1-ый блок элементов И, 1,2,...,п-1, содержит I групп элементов И, РЫХОДЫ j-ой группы 1-го блока, J«1,2,...,I элементов И соединены с j-ым входом 1-го многовходового сумматора, {1-И)-ый вход которого соединен с первым выходом 1-го дешифратора-шифратора, первый вход которого соединен, с выходом t-ro многовходового сумматора, выход k-ro многовходового c ijiматора, ,2,...,п-2, соединен с (Ь+ЗУ-ым входом (k-fl)-ro многовходового сумматора, выход переноса k-ro многовходового сумматора соединен с вторым входом ()-го де- ; шифратора-шифратора, третий вход которого соединен с вторым выходом k-ro дешифратора-шифратора, вх(Эд t-ro разряда, ,2,...,n-i, устройства соединен с первыми входами элементов И В-ой группы каждого блока, вторые входы элементов И €-го блока соединены с входом (fifl)-го разряда устройства, первый и второй входы входного сумматора соединены соответственно с входом первого разряда устройства и входом нуля устройства, выход входного сумматора соединен с третьим входом первого многовходового сумматора, выход переноса входного сумматора соединен с вторым входом первого дешифрат(а-шифратора, выход переноса (п-1-)-го многовходового сумматора соединен с первым входом п-го дешифратора-шифратора, второй вход которого соединен с вторым выходом (п-1) -го дешифратора-шифратора. На фиг.1 показана блок-схема пред-, лагаемрго устройства (для случая ); на фиг.2 - функциональная схемэ устройства; на фиг.3-5 элементы сумматора; на фиг.6 - группа элементов И; на фиг.7 - функциональная схема дешифратора-шифратора. Устройство для вычисления зависимости о з ® входной сумматор I, блоки элементов И, состря|цие из групп 2, многовходовые сумматоры 3. дешифраторы-шифраторы , которые ёыполнены на однотипных логических элементах 5 группы элементов И 2 в виде групп 6, входы 7-9 и выход 10. Сумматоры t и 3 выполнены как сумматоры- вычитатели, причем сумматор-вычитатель 1 выполнен, например, в виде однотипного двухразрядного сум3 .,, 10 иатора-вычитателя 11, а каждый ()-ый ,2,.. многоаходовый сумматор 3 выполнен, например, из последовательно соединенных одноразрядного сумматора-вычитателя 12 старшего разряда, ; 2 одноразрядных сумматсч ов-вычитатерей 13 последующих разрядов и одногипного двухразрядного сумматоравычитателя Т1, подключенного своим выходом переноса, к входу, переноса (В+1)-го одоюразряднрго сумматоравычитателя 13. Группы элементов И 6. выполнены, например, в виде матрицы, каждый k-ый столбец которой (kel, 2,...,п-1) содержит k групп элементов И. На фи г. 3 пред ста в лен первый разряд каждого (Е)то сумматора-вычитателя, выполненного, например, в виде двух одноразрядных сумматоров I, деух элементов ИЛИ 15, двух элементов И 16 и сумматора 1 по модулю два. На фиг.4 представлен Ный разряд 2-го сумматора 3, выполненный, например, в виде двух одноразрядных сумматоров 18, двух элементов ИЛИ 19, четырех элементов И 20 и сумматора 21 по модулю два. На фиг,5 представлен однотипный двухразрядный суммат( те ль 11, выполненный, например, в виде одноразрядного сумматора 22 на три входа, подключенного своим выходом и выходом переноса к первым входам последовательно соединеннш первого и второго однораэрядашх суммйтсфов 23. Каждая группа элементов И 6 (фиг.6 выт лнена, например, в виде трех дедгхвхсдовых элементов И 24,,каждый: однотйгтый логический элемент 5 (фиг.7) в виде .четырех элементов И 2$, трех элементов ИЛИ 26, сумматора 27 по модулю два и полусумматора 28. Цифрами, расположенными у информационных входов блоков, обозначены соответственно входы (цифры без скобок) и выходы (цифры в скобках). Работа устройства для вычисления зависимости v г х +х х|представленной как ot(x + t|4-x|)e6 и записанной р разрядной форме. (4- О,, (1) поясняется на конкретной примере. fflex-i разрядные векторы, представляющие собой разрядное изображение х., ,2,3,oi-H О соответст1№нно; - разрядные матрицы, представляющие соббй разрядное изобрая ние х и ot при пвЗ. Запишем выражение (1) в развернутом виде для случая, когда ev

УСТРОЙСТВО ДНЯ 8ШИСЛ НИЯ зАв«стобти у -у)ф.х|+х ч ji, содержащее ахоэ«: cs ittiaTop, о т л и ч а ю ai е ес л те, что, с и«лыо повыишния быст|хэдв теия, в него введены h-t бгкжое И, где ft - разрядность юессдашого значения, (п-1) мно- roexof|(rei«x сумматоров и п дешифратрро&-шйф:1аторов, причем -ый блок элем той . ,..,, п-1, содершт t групп элементов И, выходы j-erfi групры f-ro втока, j-t,2,...,f, элементов И соединены с j-bw входом }-го нжм-овходового сумматора, (+1)-ый вход которого coeflvmeH с первым выходом tто дешифратора-шифратора, первый вход которого соединен с выходом f-fX) многовходового сумматора, BiitxoA k-ro многовходового сумматора, kpl, 2,...,п«2, соединен с (Ы-З)-ым входе ()-ro многовхпдового сумматора, выход «тереноса k-ro многовходового сумматора соединен с вторым входом () -го дешифратора-и «|)ратеч в, третий вход (второго соединен с вторым выходом k-ro дешифратора-шифратора, вход 1-го разряда, ,2,...,й-1, устройства соединен с йервшш $хода ми элементр и Й-ой группы каедого блока, вторые входа, элементов И Е-го блока соединены с входом (Е+1)-гс разряда устройства, первый и второй входы входного сумматора соединены; соответственно с входом /первого разряда устройства и входом нуля уст- роиства, выход входного сумматора соединен с третьим входом первого многовходового сумматора, выход переноса входного сумматора соединен с вторым входом первого дешифратора-шифратора, выход переноса (л-1)-го многоВходо вого сумматора соединен с первым входом п- го дешифратора-шифратора, второй 1вход которого соединен с вторым выходом (п-1)-го дешифратора-шифратора.

ж 4 x -t-ig i y;

2

X.

о

.213 14

X . Х -

ii

Обозначим в выражении (2) вектоКаждый Б-ЫЙ разряд об (,2,..,,п искомого вектора oL определяется по выражению: О где f - значение переноса из старшего разряда вектора , определяемого на основании выражения( 5(( 5( Ч() X(5)L )42-l(X(j +5()4%H(4) X( 5(MVf(«(j((« +X|-K5() 1-2,3,Д..n. величина, принимающая значения 2-(27 f(-f)(5) ;(м)„о. 2; 3 j... ,n При реализации вычислений a cooTветствии с выражениями () возможен Также один из двух случаев. С л у ч а и 1. Если при -ой реали выражения (А) окажется, что а при последующей реализации выражения W (т.е. ) значение переноса из старшего разряда вектора (€)() оавно единице, то принимается, что «1, и вычислительный процесс продолжается аналогично (3-5) С л у ч а и 2. Если в результате в-го вычисления по выражениею (k) 1, а при последующем (+1)-ом вычислении по выражению (k) вектор Ite+f v (e))((e+2).x( ) больше или равен удвоенному вектору , т.е. выполняется неравенство ., (6) то далее выражение (k) реализуется с удвоенным вектором значение ST считается равным нулю, а к значению добавляется еще единица. Критерием выполнения первого случая при -ой реализации выражения (k) является , а значение переноса из старшего разряда вектора должно быть равно единице. В основу критерия выполнения второго случая при (Е+О-ОЙ реализации выражения (З) положено следукэдее: ot 1, а также любой старший разряд Э (начиная с первого) равен единице (,2,...,В) при равенстве единице т-го разряда вектора . Работа устройства для случая происходит следующим образом. При подаче на первую 7, вторую 8 и третью 9.входные шины значений разе е е v v рядов х, х и векторов Х, Х2 и J после окончания переходного процесса в устройстве на выходе входного сумматора 1 по выражени101 I J образуется вектор , который поступает на сумматор 3, а на выходе переноса сумматора 1 по выражению (3) образуется значение старшего разряда i искомого вектора &, которое поступает через дешифратор шифратор на выход старшего разряда. Далее на вход первого сумматора 3 (2) V to v{5) поступают векторы х,, , . и , в котором по выражению С) образуется вектор , а на выходе переноса старшего его разряда нулевой или единичный сигнал, который

710

через второй дешифратор U поступает на второй выходной разряд. Аналогично на входы второго, третьего и четвертого сумматоров 3 поступают соответственно векторы

г хг х,4

хТ, ) . 5

1(5,Ш(3,.- 2

При этом в соответствии с выражениями (3-5) на выходах переносов старших разрядов второго, третьего и четвертого сумматоров и, соответственно, на третьем, четвертом и пятом разрядах выходной шины образуются последующие значения |i , Sc, о искомого вектора .

Использование новых элементов (п-1) однотипных логических элементов и п сумматоров-вычитателей, а также новых связей между ними, выгодно отличает предлагаемое устройство от известного, так как в предлагаемом устройстве существенно расширены Функциональные возможности. В известIStH8

ном устройстве вычисляется только корень квадратный из суммы двух чисел, в предлагаемом - корень квадратный суммы квадратов трех чисел.

S Кроме того, в предлагаемом устройстве существенно увеличено быстродействие в отличие от известного, в котором вычислительный процесс организован в виде последовательности шаго

о в предлагаемом устройстве зависи-я

хПх1

мость у

определяется

за время переходного процесса в схеме благодаря тому, что устройство является комбинационным, т.е. практически за один такт.

Предлагаемое устройство может применяться в вычислительных систе-.

мах , реализующих вычислительный процесс в натуральном масштабе времени, например управление технологическими процессами или динамическими объектами в режиме их нормального функционирования. х Фаг, 1 х

9

Фаа.З

ФигЛ