Запоминающее устройство с защитой памяти Советский патент 1983 года по МПК G11C11/00 

Изобретение относится к вычислительной технике, в частности к запоминающим -устройствам.

Известно запоминающее устройство с защитой памяти, содержащее основную память, дополнительную память для хранения кодов защиты, регистр адреса памяти, формирователи, регистры ввода-вывода данных, регистры защиты, регистры режимов, дешифратор, схему сравнение

Недостатком этого устройства являются низкие быстродействие и надежность.

Наиболее близким к изобретению техническим решением является запоминающее устройство с защитой памяти содержащее блок памяти, дешифратор адреса, регистр масок кодов защиты, схему сравнения, инвертор и, кроме того, блок управления, и регистр адреса, который соединен с одним из входов блока памяти и с входом дешифратора адреса, выход которого соединен с одним из входов схемы сравнени другой вход схемы сравнения связан с выходом регистра масок кодов защиты, на вход которого извне поступают коды масок, выход схемы сравнения соединен с инвертором и с входом блока управления, выход которого соединен с другим входом блока памяти 2

Недостатком известного устройства являются низкие надежность и быстродействие, так как для формирования кодов защиты каким-либо программным способом, так же как и для хранения кодов масок защиты, требуется специально предназначенный для этого дополнительный блок памяти с соответствующей аппаратурой управления и лициями связи, что приводит к усложнению устройства защиты памяти и,как следствие, к снижению надежности и уменьшению быстродействия.

Целью изобретения является повышение быстродействия и надежности устройства.

Поставленная цель достигается тем, что в запоминающее устройство с аа&штой памяти, содержащее накопите 1ь, блок управления, дешифраоор адреса, регистр числа, схему сравне ния, элемент НЕ и регистр адреса, выходы которого соединены с одними из входов накопителя другой вход которого подключен к выходу блока управления, вход которого соединен с выходом схемы сравнения и входом элемента НЕ, входы схемы.сравнения подключены соохёетствеино к заводу регистра числа и к выходу де шИфратора адреса, входы которого соединены с одними из выходов регистра адреса,, входы которого являются адресными входами устройства, выходами когоро го являются выход элемента НЕ и выходы накопителя, введены группа элементов И и элемент И, один из входов которого является управляющим входом устройства, а другой вход подключен к выходам элементов И группы, входы которых соединены с другими выходами регистра адреса, выход элемента И подключен к управляющему входу регистра числа, входы которого .соединены с выходами накопителя.

На фиг.1 изображена функциональная схема предложенного устройства, на фиг.2 - то же, наиболее предпочтительного варианта выполнения блок управления.

Устройство содержит (фиг. 1} регистр 1 адреса, имеющий Р разрядов (где Р - число разрядов кода адреса группу элементов И 2 с п входами (где п Р целое число), дешифратор 3 адреса с К входами { где К - Р число старших разрядов кода адреса, используемых для нумерации предельного количества защищаемых областей памяти), элемент И 4, элемент НЕ 5, схему б сравнения, блок 7 управления регистр 8 числа, имеющий w разрядов (где И1 - число информационных разрядов накопителя) и предназначенный для хранения кодов масок защиты, и накопитель 9.

Блок управления содержит (фиг.2 триггеры 10, дополнительный элемент И 11, элемент 12 задержки, дешифратор 13 режимов и дополнительную группу элементов И 14.

Часть объема накопителя 9 предназначена для .хранения кодов масок защиты памяти, для адресации которых используется -t разрядов кода адреса, где-Ь(Р - п) - целое число.

Устройство работает следующим образом.

На регистр 1 (фиг.1 поступает адрес входа маски защиты памяти,хранящийся в специально отведенной для этого области накопителя 9, и производится выборка кода маски защиты для занесения его в регистр 8, котО рая произойдет при наличии сигнала с выхода элемента И 4. Сигнал вырабатывается элементом И 4 при поступлении на один из его входов сигнала с выхода элементов И 2, а на другой его вхсзд - сигнала, определяющего, что запоминающее устройство работает в привилегированном режиме.

В случае работы запоминающего устройства в режиме пользователя, либо при отсутствии сигнала с выхода элементов И 2 информация из накопителя 9 в регистр 8 не заносится. Сигнал с выхода элементов И. 2 поступает на один из входов элемента И 4 в том случае, если все поступающие сигналы с выходов регистра 1 на входы элемен тов И 2 будут одного, принятого за единицу, уровня, означающего, что текущий адрес, поступивший на вход

регистра 1, является адресом кода масок заоситы памяти, расположенного в соответствующей области накопителя 9, предназначенной для хранения кодов згшшты.

В случае работы устройства в режиме пользователя при обращёяин текущей програьоФ к устройству адрес из регистра 1 поступает, на вход накопителя 9 и одновременно на вход дешифратора 3. Выработанный дешифратором 3 сигнал поступает на схему 6 сравнения,,где сравнивается с сигналом, поступившим на схему 6 сравне-. ния из регистра 8, в которую был ранее введен код.маски защиты. , .

При совпадении этих сигналов с выхода схемы 6 сравнения в блок 7 поступает сигнал, в результате чего |с выхода блока 7 на вход накопителя 9 поступает сигнал, разрешающий произвести выборку инфоЕшации из накопителя 9 по текущетну адресу, поступившему с регистра 1.

В случае несовпадения сигналов, I вырабатываемЕях даиифратором 3 и регистром ,8, на выходе элемента НЕ 5 формируется сигнал нарушения границ области памяти, при этом блоком 7 .запрещается выборка инфо1шации из накопителя 9 по текущему адресу,поступившему с регистра 1.

Таким образом, хранение кодов защиты памяти в специально для этого отведениой области накопителя 9 и введение элекюитов И 2 и 4 исключают применение дан этих целей второго накопителя с соответствующей аппаратурой управления, за счет чего упрощается устройство.

Технико-экономическое преимущество предложенного устройства.заключается в его более высоких быстродействии и надежности по сравнению с известным.

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ЗАЩИТОЙ ПАМЯТИ, содержащее накопитель, блок управления, дешифратор адреса, регистр числа, схему сравне, ния, элемент НЕ и регистр адреса, выходы которого соединены с одними из взсодов накопителя, другой вход котоpdrb подключен к выходу блока управления, вход которого соединен с выходом схемы сравнения и входом элемента НЕ, входы сравнения подключены соответственно к выходу регистра числа и к выходу дешифратора адреса, входы которого соединены с одними 43 выходов регистра адреса, входы которого являются адре сными входами устройства, выходами которого являются выход элемента НЕ и выходы накопителя, отличающееся тем, что, с целью повьидения быстродействия и надежности устройства, в него введены группа элементов И и элемент И, один на входов которого является управляющим входом устройства, а другой вход подключен к выхо-g 9 дам элементов И группы, входы кото- « рых соединены с другими выходами ре1гистра адреса, выход элемента И под ключен к управлякздем)г входу регистра числа,- входы которого соединены с выходг «1 накопителя.. :0 4

фиг 2