Устройство для сокращения избыточности данных Советский патент 1983 года по МПК G08C15/06 

Изобретение относится к технике передачи данных и может быть использовано В телеметрических и других информаиионrio-иамерительных системах, в которых измерительная информации передается lio. каналам связи,, Известно устройство Для сокращения HafeiTpvHocTH данных, состояшее из регис ра текущей выборки, сумматора, onepeTtffi ной памяти, элементов И, И-НЕ, ИЛИ, ре гистра числа, буферного каскада, счетчик заполнения, блока сравнения, у критерий отбора данных (например, макси мально допустимая погрешность их представления) не зависит от нагрузки буферного каскада f 1. При нестационарных характеристиках ансамбля обрабатываемых сигналов в таких устройствах возникают большие аномальные ошибки, связанные с потерей данных из-«а перегрузки буферного каскада. Наиболее близким к предлагаемсялу по технической сущности является устройство для сокращения избь точности данных, содержащее подключенный к входу устрЫ1 ства арифметический блок, выход которого соединен со «ходом запомннак щего блока контрольных величин, зап Ж1Инаюшего блоке контрольных величин подключен к первому входу ари4в 4етвческого блока, второй вход KOToj ro соединен со ъхоиом ферного накопителя, первый выход которого соединен с выходом устройства, вторсЛ выход - с индика тором переполнения, вых;оа которого сое- цинен го Вторым вхоаом арифметического блока t 3. Вероятность возникновения аномальных онибрк в этом устройстве уменьшается за счет адаптивного выбора точности препсгавпения сигналов, обрабатываемых арифметическим блоком, в зависимости от TeiQrmero напоанения буферного накопителя. Однако в периоды пошлщенной нагрузки по мере снижения точности увеличивается средняя длина очереди сообщений в ф ферном накопителе, ожидающих передачи в линию связи. ВследCT ie этого возрастает задержка передачи данных, что ухудшает характеристи- ки информационно-измерительных систем. Цель изобретения - повышение быстродействия устройства в верводы повышенной нагрузки тарл со1фанении Кюлой вероятиости их потерь. Поставленная цель достигается тем, что в устройство для сокращения избыточ ности данных, содержащее арифметический блок, первый ип| ррмационный вход которого соединен с информационным, входом устройства, первый Ш1ф(мааионный и управлжоший выходы дх едвнелы, соответс-рвенно, с информационным и первым управляющим входами ферного накопителя, второй управляющий вход которого подключен к считывающему входу устровсгва, информационный шлход - к выходу устройства выход СОСТ05ШИЯ - ко входу индикатора переполнения, запоминающий блок контрольных величин, адресный вход которого соединен с адресным входом устрЫ ства, выход - со вторым информационным входом арифметического блока. Второй информационный выход которого подключен к инф фмаш1сжноМу входу запоЬйянакшего блока контрольных величин, введешь реверсивный счетчик, дешифраторы, элементы И, делитель частоты, вход которсво соединён со считывающим входом устрЫ ства, выход - с первым входом первого элемента И, выход которого подключен к вычитающему ьходу реверсивного счетчика, выход которого подключен ко входам первого и дешифраторов и к управляющему входу арифметического блсжа, управляющий выход KOTOpix o соединен с перШ91м вхоД(1 второго элемента И ВторЫ) вход котор я о подключен к выходу первого деши4| тора, третий вход - к BbixtMiy ииаикатора переполнения, клход к суммирукнцему вхо реверсивного счет тка, выход второго дешифратора соединен со вторым входом первого элемента И Введенные элементы шлючены в цепь обратной связи между ферным накопителем и управляющим арифметическое го блока. Вместе с индикатором переполнения, запоминакшшм блоком контрольных величин и арифметическим блоком они образуют контур адаптивного управления точностью представления обрабатываемых сигналов, обеспечивающий постоянство нагрузки буферного наксшитепя Требуемая величина нагрузки гарантирукхпая заданные значения средней задерж1ш передачи данных и вероятности их потерь, обеспечивается выбсфом коэффициента деления делителя частоты. На чертеже представлено предлагаемое устройство, блок-схема. Устройство содержит рв4в 1етический блок 1, буферный наполнитель 2, запс инаюпшй блок 3 конфольных велич1н индикатор 4 переполнения, реверсивный .счетЧИК 5, элемент 6 И, элемент 7 И, дешифратор 8, дешифратор 9, делитель 1О частоты, информационный 11, адресный 12, 31О233774 считывающий 13 входы и .выход 14 yc1 -ройства. Чтевя) данных из буферного наройства.копнтеля 2 производится п{ж поступленин Устройство производит адаптивное та-«на считывающий вход 13 устройсяаа внеиьбУлированне вамерит€Я1 ных сигналов, по-него тактового сигнапа, формируемого поjciynaiciBjix от нескольких источников ( 5требитеаем информации/ чвков)« основанное на,контроле погреш-Автоматический выбор точности тавуности и11 пр1бпиж«{ия попин я аМи задан-лирования осувюствояется путем адаптивного вида, и преобразование пояучаюше- -ной подстройки |федепов допусков в гося при этом нерегулярного потока дан-ари етеческом блоке 1. Мгнов {ное знаных в регулярный. Точность табулирова-.Очение Е определяется подаваемым на упния выбирается автоматачески,равдяющий -вход этого блока содержимым Устройство работает сяедуюпшм 4)6-j S реверсивного счетчика 5..При 91Ч9М празем,;& т, где т 1 остоянш 1й масштаб- : На йнформадиошшй 11 устррйст- й множитель. Для у{фощения техничес-Ц а подаются цифровые отсчеты измеритвль-t5кеШ {даалиаацин удоСйю, в частноста, ярнных сигналов, которые поступают на пер-нять О, 1, 2, ...). поскопьШ11Й вход арифметическото блока. 1. Номерлу умножение на такой ьшожитель реали- измерительного сигнала которому принад- зуется сдвигом кода на и разрядсж лежит текущий ци фовой отсчет, подаетсявправо при передаче его на управл$оо{1шй на адресный вход 12 устрсйства и посту- 20вход арифмегическетю блока 1. Изменепает на адресный вход запсалйнающего бдо-ние содержимого реверснвн яч счётчика ка 3 контрольных величин. В ари(}имети-5 происхошт при пос1упленив свгнел0в блоке 1 на основании поступивше-на его входы. Сигнал на суъоларуют&л го цифрового отс«юта и информации, кра-входе увеличивает, а на вычитакядвм няшейся в запоминающем блоке 3 конт- 25уменьшает содержимое этого счепика на рольных величин, вычисдяется текущеееа1ницу. Формирование сщ налов, попаваэначение погрешности прокснмации об-емых на суммирующий вход, (фовзводвт рабатываемого сйгнал а полиномом задан-ся в моменты записи данных в буферный ного вида, которое срйвнйвается с еенакоши еаь 2, если егр напопненне (чиодопустимой веяичиной. HanpiMep, при an- JQдо занятых ячюек памяте;) превышает устапроксимашй измерительных сигналов1.экс-новпенный порог. Степень напоян«1ия траполяционными подиномами нулевойсращивается с уставселенным степети йоступивщнй дафровлй отсчетиндикатором 4 переполнения, который упА 1-го измерительного сигнала сраг ин-рав шет прохождением сигнала записи че вается в арифметическом блоке 1 с 1фа- рез 6 И на сумкшруюший вход еяшимся по адресу 1 в запоминающемреверсивного счетчика 5. Деви ратор 9 блше 3 .контольных псюледкям,запрещает прохождение сигнаяа, во переданным в буферн {йнак(титель 2 от-ли все разряды реверсшюого счетчика 5 счете В этогч сигндаа. Если-разностьимеют состояние единица. О1гналы, постузнавши АI и В; не выходит за допуй1%- пакяцие на вычитающий вход, форкяфуются мые пределы ±Е, то. А| отбра я 1вается,дела1%д(1ем 1О частоты, который подклюа:значение В| используется для следу-чен к считывающего входу 13 устрсАства Ю1вёго срйвиення. В противном случае.Дешифратор 8 запрещает прохождение этих ксягда А| В.-Ё или А 7 , отсчетсигнале через элемент 7 И, если .все А| в качестве очереднсго табличного еразряш 1 реверсивного счетчика 5 значения i-го измерительного сигншасостояние ноль. перелается в буферный накопитель 2, а :В гфоиесое поастрсйки величина Е стрвia качестве кднтроа1ьнбй величины записы-мится п жнять такое значение, при котовается по адресу i в запоминающийром обеспечивается рв&енство средних блок 3. Tloia воздействием сигнала, . частот поступления сигналов на суммиру мированногб на управляющем Выходе ариф-ющий и вычитающий входы реверсивного метическ ж о блока 1, производится за-счетчика 5. Этим достигается постоянпвсь нсюого табличного значения в фер- ство нагрузки буферного накопителя 2 ; вый накоштепь 2.при возможных изменениях полосы CTOTL, Буферный накопитель 2 согласует во.обрабатываемых измерительных сигналов времени данными между арифмети-Для получения требуемой нагр/зки f га« ческими блоком 1 и потребителем инфо| - рантируюшей заданные значенн 7 среаяеА мацкв (например, передатчиком каналазадержки перера га да1шых и вероятности ев$1зи), подключаемым к выходу 14 уст- их потерь, величину порога напоаненвя

и коэффициент Дйпенвя К делителя 10 частоты нужно выбирать из соотнсмиения р где Р - вероятность превышеиия порога напопнения при на грузке f,

Вспедствне ста лиэаши г грузки буферйого накопителя быстродействие (средняя величина зааержки) передачи данных в претагаемом устройстве на зависит от

апаптивно выбираемся точности табудиро

вания. Это выгоано отличает QTO от из-

вестного устройства, в которшл по уменьшения точности табулирования средняя величина задержки увепичввается. В силу указанного обстоятельства предлагаемое устройство характеризуется меньшей величиной задержки передачи данных, что улучшает технические показатели информационно-измерительных систем

УСТРОЙСТВО ЛЛЯ СС: РАЩБНИЯ ИЗНэ ТОЧНОСТИ ДАННЫХ, содержащее арифметический бяок, перейй внфор мвиионнЬ1й вход KOTopwo соединен с информационным входом устройства, инф мационный и управпякщий выхошл соединены соозюетственно с информашюн ным и переьш управляющим входами бу ферного накопитепя, втор управлякшшй вход которого подключе н к считывающему входу устройства, информационный выходк выходу устройства, выход состояния к входу индикатора переполнения, запо- минакший блок контрольных величин, адресный вход которого соединен с адресным входом устройства, выход - с вторым инф(%|а1ш шшлм входом ари(|№11втнческого блока, второй информационный которого ПОДКЛЮЧИ к инфО1я« а1шо1то МУ входу запомвнакжоего барка контрольш 1х величин о г л и ч е- ю ш е е с я s«M что, с целью повышения лстроаейстяая передачи данных, в него введены реверсивный счепик, двигафраторы элементы И, делитель частоты, вход которого соеданен со считывакядим входом устройства, выход - с первым входом пер вого элемента .И, выход которого под- КЛЮЧИ к вычитакяцему входу р юрсивкого счетчика, выход рева жвнрго счетчнка пстлючен к входам первого и втор яч дешифраторов и к управляющему вхо(Л ду 1ф етическетч} блока, уп| а дхя1С1тай ШХОД которого соединен с первым вхо-дш второго эяемен га И« второй вхсш которого подключен к выходу первого де- шифратора, третий вход - к выходу кшш- катора переполнения, выход - к суммяру юшему входу реверсивного счетчяка выход второго дешифратора соединен с вто-: (ffbOA входом первого элемента И. ЩЯ ю О9 00 S1 К1

ffrr ) Н-г