Устройство защиты стековой памяти Советский патент 1983 года по МПК G06F13/00 

Изобретение относится k вычисли тельной технике и может быть использовано для управления защитой памяти в мини- и микро-ЭВМ с микропрограммным управлением, использующих стековую структуру организации обработки данных и мультипрограммный режим работы.

Известно устройство защиты памят по способу граничных адресов, содержащее регистры верхней и нижней границ памяти, компараторы, схемы И и ИЛИ, в которых устанавливается , находится заданный адрес внутри или вне защищаемой зоны памяти ClJОднако объем оборудования этого устройства определяется числом защищаемых зон памяти, а быстродействие невелико. .

Наиболее близкой по технической сущности к заявляемому устройству является система предохранения записи от разрушения, содержащая регистр границы постоянной области, регистр адреса и регистр границы полупостоянной области, две схемы сравнения, шесть схем И, два инвертора, две схемы ИЛИ и триггер защиты, причем выход регистра границы постоянной области соединен со входом первой схемы сравнения, второй вход которой соединен с выходом регистра адреса, который также соединен со вторым входом второй схемы сравнения, Первый вход которой соединен с выходом регистра границы полупостоянной области, выход первой схемы сравнения соединен со входом первого инвертора и первыми входами первой и третьей схем И, выход втором схемы сравнения соединен со вторым инвертором и

вторыми входами первой и второй схем

i

И, выход первого инвертора соединен с первыми входами второй и четвертой схем И, выход второго инвертора соединен со вторыми входами с третье и четвертой схем И, выходы первой, третьей и пятой схем И соединены со входами первой трехвходовой схемы ИЛИ, а выходы четвертой и шестой схем И соединены со входами второй схемы ИЛИ, на третий вход которой подключен стробируощий сигнал,выход второй схемы И соединен с первыми входами пятой и шестой схем И,вторые входы которых соединены с выходами триггера защиты, входы установ35609

ки границ постоянной и полупостоянной областей и адреса устройства соединены со входами регистров границ

постоянной областей и адреса соответственно 123.

Недостатками данной системы являются ограниченное быстродействие при обращении к памяти и большой объем используемого оборудования,

О Цель изобретения - повышение быстродействия при обращении в защищаемую зону стековой памяти.

Поставленная цель достигается тем, что в устройстве защиты стековой

5 памяти, содержащем регистры верхней и нижней границ, регистр адреса и две схемы сравнения, причем выход регистра верхней границы соединен со входом первой схемы

20 сравнения, выход регистра нижней границы соединен со входом второй схемы сравнения, выход регистра адреса соединен со вторыми входами первой и второй схем сравнения,входы установки верхней и нижней границ и адреса соединены со входами регистров верхней и нижней границ адреса соответственно, дополнительно введены блоки ключей верхней и

30 нижней границ и два трехвходовых элемента И, причем выход первой схемы сравнения соединен с первым входом первого И, второй вход которого соединен с первым управляющим входом устройства,выход второй схемы сравнения соединен с первым входом второго элемента И, второй вход которого соединен со вторым управляющим входом уст рой40 ства, третьи входы элементов И соединены с третьим управляющим входом устройства, выходы первого и второго элементов И соединены с управляющими входами блоков ключей регистров нижней и верхней границ соответственно, выход регистра нижней границы соединен с информационным входом блока ключей нижней границы, выход которого соединен со вторым входом регистра

50 адреса, выход регистра верхней границы соединен с информационным входом блока ключей верхней границы, выход которого соединен с третьим входом регистра адреса.

На чертеже приведена структурная схема устройства.

Устройство содержит регистр 1 i верхней границы, блок 2 ключей верхней границы, регистр 3 адреса, блок i ключей нижней границы, регистр 5 нижней границы, схемы сравнения 6 и 7, элементы И 8 и 9. Управляющими входами устройства являются вход 10 сигнала разрешения защиты и входы 11 и 12 сигналов уменьшения и увеличения регистра адреса на единицу ( и ) соответственно. Информационными входами устрсЛства являются входы 13 и установки верхней и нижней границ соответственно и вход 15 установки адреса. Устройство работает следующим образом. Перед началом работы в регистр 1 через вход 13 заносится адрес ячейки памяти, ограничивающей защищаемую зону сверху (вне зоны) , а в регист 5 через вход Т - адрес ячейки-памят ограничивающей защищаемую зону снизу (вне зоны). При каждом обращении к стековой памяти в ЭВМ формируется новый адрес путем изменения старого адреса на единицу при помощи сигнало +1 РА или -1 РА. Новый адрес заносится в регистр 3 адреса и поступает на входы схем сравнения 6 и 7, где сравнивается с адресами, хранящимися в регистрах 1 и 3- На выходе соответствующей схемы сравнения появляется 1 при совпадении сравнива емых адресов. При несравнении кодов О с выходов схем сравнения 6 и 7 поступают на соответствующие входы трехвходных элементов И 8 и 9 и запрещают их срабатывание. При этом обращение | памлти ЭВМ осуществляется обычным порядком. Если при очередном обращении к памяти в регистр 3 адреса поступает адрес ,j равный адресу верхней границы. При этом орвобождение ячеек стек идет сверху вниз и новый адрес сфор мируется с помощью сигнала -1 РА. После поступления адреса в регистр 3 адреса срабатывает схема 6 сравне ния, на выходе которой сформируется 1, которая поступает на трехвходовый элемент И 8, При поступлении сигнала -1 РА на третий вход элемента И 8 и при наличии сигнала ра решения защиты на входе 10 через 20-tO НС, время, определяемое задержкой сигнала в логических элементах, управляющий сигнал с выхода элемента И 8 через блок 4 ключей нижнего регистра переписывает содержимое регистра 5 нижней границы в регистр 3 вместо нового сформированного на этом такте адреса. Содержимое регистра 3 станет равным содержимому регистра 5 и сработает схема 7 сравнения, но в отсутствии сигнала +1 РА никаких изменений не происходит и ЭВМ выполняет обращение к ячейке нижней границы обычным образом. При дальнейшем освобождении стека обращение ; производится последовательно к ячейкам с уменьшающимся адресом. В случае заполнения стека производится увеличение адреса. Пусть в регистре 3 адреса содержится адрес на 1 меньше адреса нижней границы, тогда адрес первой ячейки сформируется добавлением -«-1 РА к содеримому регистра 3, причем происходит сравнение адресов, но за счет задержек в элементах схемы 7 сравнения и регистра 3 1 с выхода схемы 7 сравнения поступает йа элемент И 9 позже сигнала +1 РА и защита не срабатывает. При следующем увеличении адреса срабатывает элемент И 9 и вы дает управля ощии сигнал переписи содержимого регистра 1 верхней границы через блок 2 ключей верхнего регистра в регистр 3 адреса и обращение к памяти выполняется, минуя защищенные ячейки. Схемное решение устройства основано на использовании известных элементов и технических трудностей для реализации не представляет. Устройство позволяет сократить время обращения к .защищаемому участку памяти и уменьшить объем оборудования, в основном, за счет простой реализации схем сравнения (практически многовходовые элементу И).

УСТРОЙСТВО ЗАЩИТЫ СТЕКОВОЙ ПАМЯТИ, содержащее регистры верхней и нижней границ, регистр адреса и две схемы сравнения, причем выход регистра верхней границы соединен со входом первой схемы сравнения, выход регистра нижней границы соединен со входом второй схемы сравнения, выход регистра адреса соединен со вторыми входами первой и второй сравнения, входы установки верхней и нижней границ, вход адреса соединены со входами регистров верхней и нижней границ и регистра, адреса соответственно, о тличающееся тем, что, с целью повышения быстродействия при обращении в защищаемую зону стековой памяти, в .устройство дополнительно введены блоки ключей верхней и нижней границ,два трехвходоаых элемента И, причем выход первой схемы сравнения соединен с первым входом первого элемента И, второй |мод которого соединен с первым управляющим входом устройства, выход второй схемы сравнения соединен с первым входом второго элемента И,второй вход которого соединен со вторым управляющим входом устройства, третьи входы элементов И соединены с третьим управляющим входом устройства, выходы первого и второго элементов И соединены с управляющими входами блоков ключей нижней и верхней границ соответственно, выход регистра нижней .границы соединен с информационным входом блока ключей нижней границы, выход которого соединен со вторым входом регистра адреса, выход регистра верхней границы соединен с информационным входом блока ключей верхней границы, выход которого соединен СО ел с третьим входом регистра адреса. О5