Устройство для ввода информации Советский патент 1983 года по МПК G06F3/04 

Изобретение относится к области обработки ТВ изображения цифровшли методами, а именно к устройствам ввода для запоминаниятелевизионного сигнала в цифровой форме.

Известно устройство для ввода информации, выполненное в виде соединения М-разрядного регистра сдвига с последовательным входом и параллельными выходами (в соответствии с требуемым распараллеливанием данных) и буферного статического М-разрядного регистра. На последовательный вход регистра сдвига поступает сигнал одного из разрядов кодового слова ипродвигается в регистре. Через каждые. М тактов происходит быстрая, (за 1/2 такта) перезапись содержимого регистра сдвига в буферный статический регистр. В следующие М тактов производится медленная запись содержимого буферного регистра в блок памяти, содержащий М микросхем ОЗУ (оперативное запоминающее устройство)., либо кратное М количество микросхем 1.1} .

Недостатком этого устройства является его сложность.:

Наиболее близким к изобретению является устройство для ввода информации телевизионного сипнгша, содержащее . два М-разрядных регистров сдвига, на последовательные входы обоих регистров поступает сигнгш одного разряда кодового слова. Одноименные выходы регистров соединены co входами М-разрядного двухвходовоо мультиплексора. Первые М тактов происходит, продвижение информации в пёрвом регистре. В это время с помощью схемы управления происходит .запрещение продвижения информации во втором регистре, соединение М -выходов второго регистра через мультипле} сор с М выходами блока памяти и запись информации второго регистра в памя1;ь. В следующие М тактов аналогичным образом происходит запись информации из первого регистра 2,

Недостатком известного устройства является его сложность из-за наличия двух М-разрядных регистров и М-разрядного мультиплексора, 1

Целью изобретения является упрощение устройства.

Поставленная цель достигается т-эя, что устройство для ввода информации, содержащее элемент И, первыР и второй сдвиго.В1:)1е регистры, блох управления, вход которого и первый вход элемента И являются тактовым входом устройства, первый

выхЪд блока, управления соединен с управляющим входом блока памяти, второй выход - С вторым входом элемента И, выход которого подключен к тактовым входам первого и второго

сдвиговых регистров, выходы которых соединены с соответствующими информционныгли входами блока памяти, информационный вход первого сдвигового регистра является информационным вxoдo l устройства, содержит третий сдвиговый регистр, информационный вход которого является информационным входом устройства, тактовый вход - тактовым входом устройства, а выход соединен с информационным входом второго сдвигового регистра, . На фиг. 1 представлена структурная схема устройства; на фиг, 2 временные диаграммы сигналов, иллюстрирующие работу устройства; на фиг, 3 - оДин из вариантов выполнения блока управления.

Устройство содержит первый, второй и третий сдвиговые регистры 1, 2 и 3, блок 4 памяти, элемент И 5, блок 6 управления, счетчик 7 тактов импульсов, с первого по четвертый дешифраторы с 8 ло 11, первый и второй статические триггерад 12 и 13, .интервалы времени,t

Z

и

Устройство работает следующим образом.

На информационные входы М-разрядных регистров. 1 и 3 поступают разрядрые импульсы кодового слова (фиг. 26), На тактовые входы регистра 3 первый вход элемента И 5 и на блок б управления поступают импульсы тактовой частоты (фиг, 2а),

Блок 6 управления из тактовых импульсов формирует сигналы управления, поступающие на элемент И 5 и на блок 4 памяти.

Тактовые импульсы на фиг. 2а обозначены номерами от 1 до 12, что соответствует принятому в данном случае коэффициенту распараллеливания, равному 12. Для примера значение М выбрано равным 4, В первые 4 тактовых интервала (начиная с момента t) происходит продвижение информации в регистре 3 .При этом от блока 6 управления на элемент И 5 подается логический

О (фиг. 2в интервал t - t2),4To запрещает подачу тактовых импульсов на тактовые входы регистров 1 и 2, В эти четыре тактовых интервала на блок 4 памяти поступает сигнал разрешения записи от блока 6 управления. Этот сигнал аналогичен сигналу на фиг.2в, и в частности может быть его логической инверсией. При поступлении сигнала разрешения записи происходит запись информации из регистров 1 и 2 в блок 4 памяти. В момент прихода пятого тактового импульса, ti блок б управления снимает сигнал запрета О со входа элемента И 5, после чего происходит продвижение информации во всех трех регистрах. К этому моменту времени

запись информации в память уже выполнена. В следующие 8 тактовых интервсшов происходит заполнение регистров 1 и 2, Первые 8 бит запо1 янаются в регистре 3, а биты 9-12 в регистре 1. Виты 1-4 поступали в регистр 3 во время записи предыду.иих 12 бит информации, в блок па-, мяти из регистров 1 и 2.После накопления очередных 12 бит информации в регистрах 1 и 2 блок 6 управления устанавливает на входе элемента И 5 логический О (момент t) и описанная последовательность повторяется.

Блок 6 управления работает еледующим образом.

Тактовые импульсы поступают на счетчик 7. Сигналы с его выходов подаются на дешифраторы 8-11. Дешифратор 8 дешифрирует момент времени t. В этот момент триггер 12 устанавливается в состояние О. Дешифратор 9 дешифрирует момент времени t . В этот момент триггер 12 устанавливается в состояние 1.Сигнал с выхода триггера 12 поступает на элемент И 5. Диалогичным образом с помощью дешифраторов 10, 11 и триггера 13 формируется сигнал разрешения записи, поступающий на блок 4 памяти. Блок управления может иметь и другую структуру, обеспечивающую получение требуетлых сигналов.

i

В известном устройство ввода

0

при распараллеливании на 12 требуется 2x12 разрядов регистров и 12 разрядов мультиплексора. При реализации с помощью стандартных ИС потребуется в известном устройстве 6

5 ИС регистров сдвига и 6 ИС мультиплексора. В предлагаемом устройстве требуется всего 4 ИС регистра сдвига. При увеличении коэффициента распаргшлеливания необходимом для

0 запоминания ТВ изображений повышенной четкости или в случае применения ИС памяти низкого быстродействия, выигрыш еще увеличивается.

УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее элемент И, первый И второй сдвиговые регистры, блок управления, вход которого и первый вход элемента И являются тактовым входом устройства, первый выход блока управления соединен с управляющим входом блока памяти, второй выход с вторым входом элемента И, выход которого подключен к тактовым входам первого и второго сдвиговых регистров, выходы которых соединены с соот.ветствующими информационными входами блока- памяти, информационный вход первого сдвигового регистра является информационным входом устройства, отличающееся тем, что, с целью упрощения устройства, оно содержит третий сдвиговый регистр, информационный вход которого является информационным входом устройства, тактовый вход - тактовым входом устройства, а выход соединен с информационным входом второго сдвигового регистра.J (Л с со to 00 00

ппппппппппппппп

1 П ГП г

/

1

8

JF4

I1/

ff JiOKuS

f2

К i JiOKu 4

г

/j

фиг.З