Вычислительное устройство Советский патент 1983 года по МПК G06G7/12 G06G7/26 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для реализации функциональных зависимостей вида Z yf(x ; ..... х„), где х,,; Хз ..., XpV у и Z - величины, представленные в аналоговой форме.

Известно вычислительное устройство, содержащее наборное поле, кл1рчевые схемы, умножающий цифроаналоговый преобразователь, реверсивный счетчик, сумматор, делитель частоты,.блок дифференцирования и операционный .усилитель, одни входы ключевых схем соединены :с выходами делителя частоты, другие входы клю.чевых схем - с соответствующими выходными шинами наборного поля, выходы ключевых схем через соединенные последовательно блок дифференцирования и сумматор подключены к реверсивному, счетчику, ВЫХОДЫ; которого связаны с входами умножайвдего цифроаналогового преобразователя, подключенного выходом к входу ойерационНого усилителя Li

К недостаткам устройства относятся невысокое быстродействие, ограниченные функциональные возможности и использование только одного вида аргумента - времени.

Наиболее близким к предлагаемому является вычислительное устройство, содержащее генератор импульсов, подклю1ченныйвыходомк первому входу элемента И и счетному входу первого счетчика, соединенного выходом старшего разряда со счетным входом второго счетчика, выходы разрядов которого через первый дешифратор подключены к первой группе адресных входов блока памяти, соединенного знаковым выходе с входом триггера знака, а цифровыми выходами - с первой группой входов преобрагзователя код-частота, подключенного второй группой входов к выходам разрядов первого счетчика, а выходом - к второму входу элемента И, соединенного выходом со счетным входом реверсивного счетчика, подключенного входом управлен реверсом к выходу триггера знака, а выходами разрядов к информационным входам первого регистра, соединенного выходами разря:дов с цифровыми входами цифроаналогового множительного блока, а управляющим входе - с выходом блока сравнения кодов, первая группа входов которого подключеи | к выходам разрядов первого и второго счетчиков, причем цифро-аналоговый множительный блок соединен аналоговым входом с шйиой ввода аналогового сигнала, а выходом - с входсм выходного операционного 5 силителя, а втог рая группа блока сравнения кодов .подключена к выходам разрядов аиалого-цифрового преобразователя, соединенного входом с шиной ввода ар.гумента С2 1 и t3 }.,

Недостаток известного вычислительного устройства - невозможность реализации функциональных зависимостей при воспроизведении функций нескольких аргументов.

Цель изобретения - расширение функциональных возможностей вычислительного устройства путем воспроизведения функций нескольких аргументов.

Поставленная цель достигается тем, что-в вычислительное устройство содержащее генератор импульсов, подключенный выходом к счетному входу первого счетчика, разрядные выходы которого подключены к первой группе входов блока сравнения кодов, вторая группа входов которого подключена к цифровым выходам чналого-цифрового преобразователя, второй счетчик, разркдные выходы которого подключены к информационным входам дешифратора, блок памяти, выходной регистр, подключенный разрядными выходами к цифровым входам цифро-аналогового множительного блока, аналого&ый вход которого соединен с шиной ввода аналогового сигнала, а выход соединен с входом выходного операционного усилителя, выход которого является выходом вычислительного устройства, дополнительно введены накапливающий сумматор, элемент исключающее ИЛИ, первый и второй,блоки задержки, (п-1 адресных регистров, п-кансшьный мультиплексор, каждый i-ый (), где п - количество аргументов воспроизводимой функции, вход которого является i-ым входом преобразователя, а выход подключен к входу аналого-цифрового преобразователя, выход блока сравнения кодов подключен к входу первого блока задержки и к счетному входу второго счетчика, разрядные выходы которого подключены к управляющим входам п-канального мультиплексора, выхОд старшего разряда второго счетчика подключен к входам обнуления (п-1) адресных регистров, входу второго блока задержки и управлякя4ёму входу выходного регистра, цифровые входы которого соединены с разрядными выходами накапливгиощего сумматора, обНулякяций вход которого соединен с выходом второго блока задержки, каждый 1-ый выход дешифратора соединен с управляющим входом соответствующего адресного регистра, информационные входы которого соединены с разрядными выходами первого счетчика, обнуляющий вход которого соединен с выходом первого блока задержки, разрядные выходы первого счетчика адресных регистров подключены к соответстующим адресным входам блока памятиi ифровые выходы которого через эле-j ент искл рчающее ИЛИ- подключены к, ифровым входам накапливающего суматора, тактовый выход генератора импульсов соединен с тактовым вхо- 5 ом накапливающего сумматора, знаковый выход блока памяти соединен с знаковыми входами элемента исключащее ИЛИ и накапливающего сумматора.

На чертеже изображена бйок-схема 10 предлагаемого вычислительного устройства, - , . ;. ..

Устройство содержит генератор 1 импульсов, первый и второй счетчики 2 и 3, блок 4 сравнения кодов, ана- 15 лого-цифровой преобразователь 5, п-канальный мультиплексор б, дешифратор 7 (п-1) адресных регистров 8 блок 9 памяти, элемент исключающее Или 10, накапливающий сумматор 11, Q выходной регис тр 12, цифро-аналоговый множительный блок 13, выходной операционный усилитель 14, первый и второй блоки 15 и 16 задержки.

Устройство работает следующим образом.

Требуекиле значения функции «2$ ..., . .,., х) реализуются в устройстве по методу кусочно-линейной аппроксимации с равномерным расположением узлов интерполяции по 30 оси аргумента x,(lii п), где п количество аргументов воспроизводир мой функции. Обрзначим число интервалов интерполяции по оси аргумента Х|, через т, координаты узлов 35 интерпо;1яции по оси х, через х ,-у, где j - номер интер вала интерполяции (j 0, 1, 2, ..., m ), узловые значения функций п-переменных обозначим через , , 40 X ), при эток в блок 9 памяти заносят информацию в двоичном коде о значении и знаке элементарного приращения функции f{x(j+l) f(x-j) на данном интервале интерполя-, с циих,(+1) - X... . . Дискретность элементарного приргицения по оси аргумента х - 4 х . х;(3+1) - хц определяется р зрядностью адресного счетчика 2.

В начальный момент времени все счетчики, регистры и накапливающийсумматор обнулены. Отсчет времени в устройстве осуществляется адрес- . ным счетчиком 2, который пересчитывает прямоугольные импульсы с выхо- 55 да генератора 1 импульсов.

Аргумент х воспроизводимой функции в аналоговой форме с первого входа устройства через открытый канал п-канального мультиплексо- 60 ра 6 поступает на вход аналого-цифрового преобразователя 5, с выхода которого в цифровой форме поступает на вторую г-руппу входов блока 4 сравнения кодов, на первую группу входов 5

которого поступает сигнал с разрядных выходов адресного счетчика 2, состояние выходов которого определяет- порядковый номер интервала интерполяции функции по оси аргумента х т.е. x,{j+l) - xi,;. Сигнал с разрядных выходов адресного счетчика 2 поступает на адресные входы блока 9 памяти и обеспечивает выбор из блока 9 памяти значение элементарного .приращения, фукнции vaf-jj f(x(j+l) - f() и его знака, Двоичный код которого с выходов блока 9 памяти через схему ИСКЛЮЧАЮЩЕЕ ИЛИ 10 подается в накапливающий сумматор 11. По. мере поступления прямоугольных импульсов с выхода генератора 1 импульсов в накапливающем сумматоре 11 происходит непрерывное суммирование или вычитание значений элементарного приращения функции 4 ,-обеспечивая тем салшм получение заданной крутизны каждого участка аппроксимации воспроизводимой функции, т.е. каждого интервала интерполяции, xv,(j+l ),-.-, знак приращения учитывается путем подачи на схему ИСКЛЮЧАКЩЕЕ ИЛИ 10 и в накапливающий сумматор 11 соответствующего сигнала с знакового выхода блока 9 памяти.

В момент времени, когда код с выходов адресного счетчика 2 окажется равным коду с выходов аналогоцифрового преобразователя 5, сигнал с выхода блока 4 сравнения кодов поступает на счетный вход счетчика по модулю п 3, изменяя его состояние код с разрядных выходов которого через дешифратор 7 обеспечивает запись кода с выходов адресного счетчика 2

в адресный регистр х 8 и поступая на управляющие входы п-канальногр мультиплексора б закрывает первый и открывает его второй канал, через второй канал п-канального мультипрексора 6 аргумент х воспроизводимой функции с второго входа устройства поступает на вход аналого-цифрового преобразователя 5. Одновременно сигнал с выхода блока сравнения кодов 4 поступает через первую схему 15 задержки на вход обнуления

;адресного счетчика 2. Выходной код адресного регистра xj, 8 в дальнейшем сохраняется неизменным и будет определять значение функции, пересчитанное по оси х- и сформированное в накапливающем сумматоре 11 в момент сравнения его с аргументом хц.

Дсшее происходит пересчет функции по оси аргумента х, с учетом значения, которое она примет после пересчета по оси Х;. В момент времени, когда код с выходов адресного счетчика 2 окажется равным коду с выходов аналого-цифрового преобразователя 5 для аргумента xj сигнал с

ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее генератор импульсов, подключенный выходом к сметному входу первого счетчика, разрядные выходы . которого подключены к первой группе входов блока сравнения кодов, вторая группа входов которого подключена к цифровым выходам аналого-цифрового преобразователя, второй счетчик, разрядные выходы которого подключены к информационным входам дешифратора-, блок памяти, выходной регистр,, подключенный разрядными выходами к , цифровым входам цифроаналогрврго множительного блока, аналоговый вх(д которого соединен с шиной ввода аналогового сигнала, а выход соединен . с входом выходного операционного усцлителя, выход которого является выходом вычислительного устройства, от ли ч а ю щ е е с я тем, что,j с расширения функционёшьных возможностей вычислительного устройства путем воспроизведений функций нескольких аргументов, в него допоЯг,; нительно введены накапливающий сум матор, элемент исключающее ИЛИ, пер-вый и второй блоки задержки, (п-1) адресных регистров, п-канальный- мультиплексор, каждый i-ый (), где п - количество аргументов воспроизводимой функции, вход которого является i-ым входом преобразователя, а выход подключен к входу аналого-цифрового преобразователя, выход блока сравнения кодов подключен к входу первого блока задержки и к счетиоМу входу второго счетчика,, разрядные выходы которого подключены к управляющим входам пчканального мультиплексора, выход старшего разряда второго счетчика подключен ко входам обнуления (п-1) адресных регистров, входу второго блока задержки и Управляющему входу выходного s регистра, цифровые входы которого 1 соединены с разрядными выходами на ; If/ капливающего сумматора, обнуляющий вход которого соединен с выходом второго блока задержки, каждый 1-ый дешифратор соединен с управляющим входом соответствующего адресного регистра, информационные входы которого соединены с разрядными выходами первого счетчика, обнуляющий вход которого соединен с выходом первого блока задержки, разрядные выходы первого счетчика адресных регистров Jjj подключены к соответствующим адрес- Г ным входам блока памяти, цифровые 40 выходы koToporo через элемент исклю- Q чающее ИЛИ подключены к цифровым входам накапливакнцего сумматора, тактовый выход генератора импульсов соединен с тактовым входом накапливающего сумматора, знаковый выход блока памяти соединен с знаковыми входами элемента исключающее ИЛИ и накапливгиощего сумматора.