Функциональный преобразователь Советский патент 1985 года по МПК G06F1/02 

Изобретение относится к автоматике и вычислительной технике, в частности к кусочно-линейным многофункциональньм преобразователям с неравномерным расположением узлов аппроксимации.

Цель изобретения - повьшение быстродействия,

; На, фиг,л. 1 |1 ражена блок-схема функционального преобразователя; на фнг-, 2 - блок-cxei первого запоминакщёго устройства в случае использования запомин,ающего, устройства с ограниченным временем доступа.

Функциональный преобразователь (фиг. 1) содержит первый 1 и второй регистры 2, формир.оватёль 3 разности, кодов, элемент И 4, элемент 5 задержки, счетчик 6, первый 7 и второй 8 блоки памяти, дешифратор (преобразователь кода) 9, первый 10 и второй 11 накапливающие сумматоры, блок 12 умножения, блок 13 сдвига кода, выходной сумматор 14, шину 15 ввода аргумента, шину 16 ввода кода номера функции, шину 17 ввода опорной частоты и вход 18 запуска. Первый блок 7 памяти может быть перепрограммируемого типа с ограниченным временем доступа и содержать (фиг, 2) блок 19 памяти, выходные регистры 20 и 21, элемент ИЛИ 22, элемент 23 задержки и формирователь 24 импульсов, выполненный, например, на одновибраторах 25 и 26 и элементе И 27. Пунктиром изображены (фиг. 1) цепи управления запуском (в случае выполнения запоминающих устройств 7 и 8 аналогично известному у них отсутствуют управляющие входы),

Принцип д,ействия функционального преобразователя основан на кусочнолинейной аппроксимации воспроизводимых функций у fj(х), где j - номер функции, с неравномерным разбиением на участки аппроксимации и определения узлового значения функции на текущем участке аппросимации путем суммирования ее приращений на предьщущих участках. При этом длины их- х,- - xj.,, где i - номер участка аппроксимации, участков выбираются равньши по числу два, возведенному в произвольную целую степень ,

Функциональный преобразователь работает следующим образом.

В исходном состоянии обнулены )егистры 1 и 2, накапливающие сумматоры 10 и 11, счетчик 6 и регистры 20 и 21 запоминающего устройства 7 (цепи приведения устройства в исходное состояние не изображены). Элемент И 4 закрыт нулевьп- сигналом со знакового выхода блока 3 вычитания (на знаковом выходе блока 3 вычитания единичный сигнал формируется только при отрицательных значениях разности), В запоминающее устройство 7 записаны коды приращений } У ординат воспроизводимых

5 функций у f(х) на участках аппроксимации и коды показателей степени п:;; п,.- - п„ ,где п ,- показатель

1 J мин степени, соответствующий участку

f «ин

.аппроксимации минимальной длрп{ы 2

длин участков аппроксимации соответственно. В запоминающее устройство 8 записаны значения аргументов х и ординат y,j конечной точки первого участка аппроксимации функций соответственно.

Работа функционального преобразователя начинается с того, что подается пусковой импульс, с помощью которого осуществляется запись в регистры 1 и 2 кодов текущих значений аргумента X и номера j функции соответсвенно, выборка из запоминающего устройства 9 по его первому и второму выходам кодовых значений абсциссы

и ординаты конечной точки первого участка аппроксимации и запись этих кодов в нака.пливающие сумматоры 10 и 11 соответственно (запоминающее устройство 8 может быть также пере0 программируемого типа с ограниченным временем доступа и содержать собственно блок памяти и формирователь импульса Выборка кристалла, вход которого является управляющим входом

5 устройства), Запись кодов начальных условий в сумматоры 10 и 11 выполняется подачей этих кодов непосредственно на входы параллельной записи регистров, входящих в состав сумматора 10 и 11, Помимо указанного, импульс запуска с входа 18 поступает на вход обнуления счетчика бив случае использования запоминающего устройства 7 перепрограммируемого типа

5 поступает на первый управляющий вход устройства 7, где, после задержки элементом 23 (фиг 2) на время установления счетчика 6, на выходах фор3мирователя 24 формируются соответственно импульс Выборка кристалла для блока 19 памяти и импульс записи информации в регистры 20 и 21. На первом и втором выходах запоминающего устройства 7 формируются соответ ственно код приращения функции А У)| - Уд и код показателя степе ни п. для первого участка аппрок:симации. I Спустя время установления началь ного кода разности (х,- х) на выходах блока 3 вычитания на шину 17 начинают подаваться импульсы опорной частоты. Если текущее значение аргумента лежит за пределами первого участка аппроксимации, то на знаковом выходе блЪка 3 имеется единичный сигнал (соответствующий отрицательному коду разности), отпирающий элемент И 4 и разрешающий прохождение импульсов опорной .часто ты на счетчик 6 и вход элемента 5 задержки. По поступлению каждого им пульса опорной частоты выполняются следующие действия: код счетчика 6 увеличивается на единицу младшего разряда, по новому адресу на выхода запоминающего устройства 7 формируются значения кода приращения функции и показателя степени длины ново го участка аппроксимации. Код прира щения функции поступает на информационньй вход сумматора 10 и первый вход множительного блока 12. Код по казателя степени длины участка пост пает на управляющий вход блока 13 сдвига и вход дешифратора 9, выполняющего преобразование в код длины участка аппроксимации по соотноше- нию Выходной код-де шифратора 9 поступает на информационный вход сумматора 11. Импульс с выхода элемента 5, задержаиньй на время установления кодов на информационных входах сумматоров 10 и 11, поступает на управляющие вход этих сумматоров, разрешая сложение входных кодов с содержащими суммато ров 10 и 11. Сумматор 10 выполняет Суммирование кодов с учетом знака приращения функции на текущем интер вале апрроксимации. Значения кодов на выходах сумматоров 11 и 1О становятся равными ординате и абсци се конечной точки нового участка аппроксимации соответствен но. 44 Указанные действия продолжаются до тех пор, пока разность кодов (xjj - х) на выходе блока 3 вычитания не станет положительной, что свидетельствует о том, что в счетчике 6 определен адрес i участка аппроксимации х , соответствующему текущему значению аргумента, т.е. .,, х. В этом случае на знаковом выходе блока 3 вычитания появляется нулевой сигнал, запрещающий дальнейшее прохождение импульсов опорной частоты через элемент И 4, а на выходах запоминающего устройства 7 фиксируются коды приращения ГУ;; У;; - У; .; И показате U Ч 1J J ЛЯ П;: соответственно. Код разности с выхода блока 3 вычитания умножается в блоке 12 на код приращения функции, поступающий с первого выхода запоминающего устройства 7. Код произведения с выхода блока 12 через блок 13 сдвига поступает на второй (вычитающий) вход сумматора 14. Блок 13 выполняет сдвиг кода произведения в сторону младших разрядов сумматора 14 на число разрядов, соответствующее коду показателя степени с второго выхода запоминающего устройства 7. На выходе сумматора 14 (с учетом знаков слагаемых) формируется результат функционального преобразования в соответствии с выражением. У y,j - (х; - х) йу; 2 , хе х;.,, .х; . При работе функционального преобразователя в режиме синхронного обмена с внешними устройствами полученный результат считьшается через время, соответствующее отработке всех участков аппроксимации функции. Если же преобразователь работает в режиме асинхронного обмена, то сигнал готовности к обмену может формироваться по моменту времени перехода в ноль знакового выхода блока- 3 вычитания (с задержкой на время установления и считывания результирующего кода с выхода сумматора 14). Для повышения надежности работы может быть использован З гтриггер, подключенный тактовым входом к шине опорной частоты, единичным и нулевым установочными входами - к входу запуска и инверсному выходу знакового разряда блока 3 соответственно, а выходы к дополнительному третьему входу элемента И 4.

Рассматриваемьй функциональньш преобразователь по сравнению с известным позволяет повысить быстродействие работы в режиме многофункционального преобразователя за.счет исключения потерь времени на перестройку параметров аппроксимации при смене вида воспроизведенной функции и сокращения времени полного цикла функционального преобразователя. Последнее достигается за счет уменьшения общего числа обрабатываемых

частков аппроксимации при неравномерном разбиении аргумента на участки (при равной с известным точности аппроксимации). При этом запаздывание, вносимое блоком 3 вычитания комбинационного типа и дешифратором 9, можно не учитывать, так как оно мало по сравнению с временем выборки из

запоминающего устройства 7 и суммирования в сумматоре 10, а время выполнения операций в сумматоре 11 можно не учитывать, так как оно совмещено со временем выполнения операций. в сумматоре 10,

ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий первьш регистр, соединенный первым информационным входом с шиной ввода аргумента, выходной сумматор, выход которого является выходом преобразователя, элемент И, первыйвход которого соединен с шиной ввода опорной частоты, а выход элемента И соединен со счетным входом счетчика, выход которого соединен с входами младших разрядов адреса первого блока памяти, соединенного выходом кода приращения ординат воспроизводимой функции с входом первого сомножителя блока умножения и информационным входом первого накапливающего сумматора, выход которого подключен к первому входу выходного сумматора, о т л ич аю щ и и с я тем, что, с целью повышения быстродействия, в него введены второй блок памяти, формирователь разности кодов, второй накапливающей сумматор, дешифратор, блок сдвига кода, второй регистр л элемент задержки, причем выход элемента И через элемент задержки соединен с управляющими входами первого и второго накапливающих сумматоров, выход кода показателя степени длительностей участков аппроксимации первого блока памяти подключен к управляющему входу блока сдвига кода и информационному входу дешифратора, выход которого подключен к информационному входу второго накапливающего сумматора, соединенного выходом с первым входом формирователя разности кодов, второй вход которого соединен с выi ходом первого регистра, выход знакового разряда формирователя разности (Л кодов подключен к второму входу элемента И, а выход кода разности подключен к входу сомножителя блока умножения, выход которого соединен с информационным входом блока сдвига кода, соединенного с вторым входом выходного сумматора, информационньй вход второго регистра соединен с шиной ввода кода номера воспроизводимой функции, а выход подключен к 4j .входам старших разрядов адреса первого блока памяти и адресному входу Ч 4 второго блока памяти, соединенного выходом кода начальных значений ординат и выходом кода начальных значений абсцисс воспроизводимых функций с входами установки начальных значений соответственно первого и второго накапливающих сумматоров.

Фиг.1

11

Фиг.1.