Аналого-цифровой преобразователь Советский патент 1983 года по МПК H03K13/17 

Изобретение относится к устройствам импульсной техники и предназнлчено для использования в цифровых измерительных приборах, устройствах автоматического управления, Э системах сбора и обработки данных .

Известен аналого-цифровой преобразователь .последовательного счета на основе приборов с зарядовой связью, содержащий источник входного сигнала, выход которого соединен с первым входом устройства выборки входного сигнала, 2п-,1 устройств задержки и запоминаний сигнала, где п- число двоичных разрядов преобразователя, все устройства задержки и запоминания сигнала, кроме 2П-1-ГО, имеют по два входа и два выхода, 2п-1-ое устройство задержки и запоминания сигнала имеет два входа и один выход, первый выход каждого устройства задержки и запоминания сигнала соединен с первым входом последующего устройства задержки и запоминания сигнала, выход устройства выборки входного сигнала соединен с первым входом первого устройства задержки и запоминания сигнала, выход 2h-l-r устройства задержки и запоминания сигнала и вторые выходы остальных устройств задержки и запоминания сигнала соединены с первыми входами 2п-1 устройств выборки выходного кода, вторые входы устройства выборки входного сигнала и устройств выбЙрки выходного кода подсоединены к первой шине тактовых импульсов питания, вторые входыустройств задержки и запоминания сигнала соединены со второй шиной тактовых импульсов питания Cl.

Недостатком данного аналого-цифрового преобразователя является большой период квантования входного сигнала, что существенно снижает его быстродействие.

Цель изобретения - уменьшение периода квантования аналого-цифрового преобразователя.

Поставленная цель достигается тем, что в аналого-цифровой преобразователь , содержащий источник входного сигнала, выход которого соединен с первым входом устройства выборки входного сигнала, выход которого соединен с первым входом первого из 2п-1 последовательно соединенных устройств задержки и запоминания сигнала, где h - число единичных разрядов, вторые выходы нечетных устройств задержки и запоминания соединены с первыми входами п устройств выборки выходного кода, вторые входы которых соединены с вторыми входами нечет.ных устройств задержки и запоминаиия сигнала и первой шиной тактовых импульсов, а выход первого устройства выборки выходного кода соединен с входом fiepBoro регистра сдвига, выход которого соединен с первой выходной шиной, вторые входы устройства выборки входного сигнала и четных устройств задержки и запоминания сигнала соединены с второй шиной тактовых импульсов, введены п-2 регистров сдвига, входы которых соединены с выходами усройств выборки выходного кода, а выходы - с соответствуквдими h -2 выходными шинами.

На фиг. 1 представлена структурная схема аналого-цифрового преобразователя; на фиг. 2 - временные диаграммы тактовых импульсов.

Преобразователь содержит источн 1 входного сигнала, устройство 2 выборки входного сигнала, устройства 3 - 7 задержки и запоминания сигналов, устройство 8-10 выборк выходного кода, выходную шину 11 устройства выборки выходного кода, регистры 12 и 13 сдвига, выходные шины 14 и 15 регистров сдвига, шины 16 и 17 тактовых импульсов питания .

На фиг. 2 показаны временные диаграммы тактовых импульсов питания Ф и Ф2 (о(, 5) , напряжения Ug на выходе источника входного сигнала (в) напряжения и на выходе усройства выборки входного сигнала (г) напряжения Uj на втором выходе первого устройства задержки -и запоминания сигнала (д), напряжения на выходе первого устройства выборки выходного кода (е;, напряжение U-, на выходе последнего устройства задержки и запоминания сигнала (жJ напряжение (J на выходе последнего устройства выборки выходного кода (3 ) .

Выход источника 1 входного сигнала, соединен с первым входом устройства 2 выборки входного сигнала, последовательно соединенные устройства 3-7 задержки и запоминания сигна ла, причем устройства 4 и 6 подсоединены между 3 и 5 и 5 7 соответственно, устройства 8-1 выборки выходного кода, имеющего выходную шину 11, регистры 12 и 13 сдвига, имеющие выходные шины 14 и 15, шины 16 и 17 тактовых импульсов питания. Вторые входы-устрюй- . ства 4 и б задержки и запоминания сигнала и устройства 2 выборки выходного сигна ла подсоединены к шине 16 тактовых импульсов питания, вторые входы устройства 3, 5 и 7 задержки и запоминания сигнала и устройств 8-10 выборки выходного кода подсоединены к шине 17 тактовых импульсов питания, выходы устройств 8 и 9 выборки выходного кода соединены с входами регистров 12 и 13 сдвига соответственно, вто рые вьлходы устройств 3, 5 и 7 задержки и запоминания соединены с входами устройств 8-10 выборки в ходного кода, соответственно. Аналого-цифровой преобразователь работает следующим образом. На шину 16 подается напряжение тактовых импульсов питания фазы (фиг. 2,0), а на шину 17 - фазы 2 (фиг. 2,5). Устройство 8 выборки выходного кода имеет пороговое напряжение g , равное ,g, устройство 9 выборки выходного кода - /2(},уст: о1аст:ъо 10 выборки выходного кода - 3/4Ug макс где fj j,,P - максимальное напряже.ние входного сигнала. В начальный момент времени устройство 2 выборки входного сигнала осуществл ет квантование по времени входного сигнала Ugjj подаваемого с выхода источника 1 входного сигнала (фиг.2 в, г). В момент времени -t Т/ где Т - период тактовых импульсов питания, сигнал с выхода устройства 2 выборки входного сигнала идо )Ugx поступает на вход устройства 3 заде ржки и запоминания, с выхода которого си гнал (Т/2 0(0), поступа ет на вход устройства 8 выборки выходного кода (фиг. 2,). В зависимости от величины преобразуемого сигнсша С/з на выходе устройства В выборки выходного кода появляется логический сигнал а-,равный: ,„„,е: о(т/2;. % 22-Хмс.ко ра фиг. 2i для , так как Рэ(/2К2 и8х MotKc- Логический сигнал Л вводится в регистр 12 сдвига, на выходе 14 которого он появляется в момент времени t 2| Т . В момент времени trT осуществляется новая вы борка входного сигналаи2(Т)«0(Т). Сигнал с выхода устройства 3 задерж ки и запоминания, равный поступает на вход устройства 4 задержки и запоминания сигнала. В момент времени 4-1- Т с выходов устройства 3 и 5 задержки и запоминания сигнала на входы устройства 8 и 9 выборки выходного кода поступают- сигналыиз(7Т) HU5{tJT) Ue(0) соответственно, с выходов которых логические сигналы « (l-i Т) и ct(liT) вводятся в регистры 12 и 13 , которые осуществляют згщержку логических сигналов на время равное 2 и 1 1/2, соответственно. В момент времени t 2 1/2 с выходов устройств 3, 5 и 7 задержки и запоминания сигналов на входы устройств 8-10 выборки выходного кода поступают сигналы U2(2iT) :rUe(2T;; (г{г)- (Т} и lo, (21 т) ад(о;,соответственно (фиг. 2}. С выходов 14 и 15 регистров 12 и 13 сдвига и с выхода 11 устройства 10 выббрки выходного Кода (фиг. 2j) в момент времени -1 снимается параллельный единичный код а «2 ч соответствующей выборке входного сигнала в момент времени t 0. Для фиг. 2 имеет « Oj 0(2 0,0,0 для UgxCO) а «jd 1,1,0 дляибх(т;и- о( сх « 1,1,1 для Овх(2Г). Таким образом, в аналого-цифровом преобразователе время преобразования одной, выборки входного сигнала ) равно Тпр Г2п-2 JT , а период квантования Т входного сигнала равен периоду тактовых импульсов питания Тц-Т, т.е. на входе преобразователя новая выборка входного аналогового сигнала осуществляется каждый тактовый период. Уменьшение периода квантования входного сигнала у предлагаемого аналого-цифрового преобразователя достигается путем одновременной обработки в аналого-цифровом преобразователе временных выборок входного сигнала, вследствие,чего повышается быстродействие преобразования.

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий источник входного сигнала, выход которого соединен с первым входом устройства выборки входного сигнала, выход которого соединен с первым входом первого из 2п-1 последовательно соединенных устройств задержки и запоминания сигнала, где h - число единичных разрядов; вторые выходы нечетных устройств задержки и запоминания сигнала соединены с первыми входами п устройств выборки выходного кода, вторые входы которых соединены со вторыми входами нечетных устройств задержки и запоминания сигнала и первой шиНой тактовых импульсо.в, а выход первого устройства выборки выходного кода соединен с входом первого регистра сдвига, выход которого соединен с первой выходной шиной, вторые входы устройства выборки входного сигнала и четных устройств задержки и запоминания сигнала соединены со второй шиной тактовьлх импульсов, от л и ч а ю щи и с я тем, что, с целью S ньшения периода квантования аналогот цифрового преобразователя, введены ti-2 регистров сдвига, входы которых соединены с выходами устройств выборки выходного кода,, а выходы с соответствующими п-2 выходными ши- а и ами,-