Устройство для контроля накопителей Советский патент 1983 года по МПК G11C29/00 

первым входам датчика начального адреса и датчика конечного адреса и к выходу шестого элемента И rf входу второго триггера, второй выход которого соединен со вторыми входами датчика начального адреса и датчика конечного адреса, седьмой вход формирователя числовых сигналов.подключен к выходу первого элемента И и

пятому входу блока управления, шес. той вход которого соединен с выходом третьего элемента И, третий вход которого и третий вход шестого, элемента -И подключены к четвертому выходу блока управления, третий вход четв;§ртого элемента И соединен с выходом блока сравнения ацре,сов.

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ НАКОПИТЕЛЕЙ, содержащее фО| 1ирова- . тель адресных сигналов, блок сравни ния адресов, блок местного управле НИН, датчик начального адреса, дат-чик конечного адреса, формирователь числовых сигналов, блок сравнения чисел, блок управления, счетчик импульсов, .первый триггер, первый дешифратор, регистр адреса и элемен- ты И, причем выхЬд датчика начального адреса соединен с первым входом формирователя адресных сигналов, вто рой и третий входы которого подключены соответственно,к первому и ко второму выходам блока управления, третий выход которого подключен к первому входу регистра адреса, выхой которого соединен с четвертым входом формирователя адресных сигналов, пя- тый вход которого подключен к выходу первого элемента И, а первый и второй выходы соединены соответственно с - , первым входом блока сравнения адре- сов и со вторыми входами регистра адреса и блока срав1 ения адресов, третий вход которого подключе« к , выходу датчика конечного .адреса, четвертый выход блока управлений соединен с первыми входами первого элемента И и блока, сравнения чисел, второй вход которого подключен к ВЁ|ходу формирователя числовых сигиа-. - лов, а выход соединен с первым входом второго элемента И, 1зторой вход . которого подключен к пятому выходу 6jjoKa управления, шестой и седьмой выходы которого подключены соответственно к первому и ко входам формирователя числовых, сигналов, а восьмой и девятый выходи соединены со входами счетчика,. иМпульсов, выход которого подключен ко входу первого дешифратора, первый ц -эторой выходы которого соединены /Ьдответственно со вторьм входом перв(©го эле,мента И и с первым входом бйока управления, второй вход которого подключен к выходу блока местного управления, вход которого соединен с выходом второго элемента-И, третий вход-блока сравнения чисел является информационным входом устройства, выходы формирователей адресных и (0 числовых сигналов являюtcя соответственно адресными и информационным выходами устройства о тл и ча ю .14 ё е с я Тем, что, с целью повышения надежности и быстродействия устройства, в него введены второй Дешифратор, второй триггер и элементы И, с третьего по шестой, причём вход второго дешифратора соединен с первым выходом формирователя адресных сигналов, а выход - с Первым входом третьего элемента И, третьим входом первого элемента И, и третьими входами формирователя числ.овь1Х сигналов И блока управления девятый и десятый выходы которого подключены соответственно к первым входам четвертого и пятого элементов И, выходы которых подключены ко входам первого триггера, выход которого соединен с первым входом шестого элемента И, вторые входы элементов И, с третьего по шестой, соединены с третьим выходом первого дешифр|ат.ора и четвертым.и входами блока управления и формирователя числовых сигналов, пятый и шестой входы которого подключены соответственно к первому выходу второго триггера и

Изобретение относится к-вычисли тельной технике и может, быть испол зовано при разработке запоминающих устройств ЦПМ и аппаратурыавтомат ческого контроля памяти. Известно устройство для контрол накопителей, содержащее формирователь адресных сигналов, схему срав нения адресов, блок пуска-останова имитаторы ввода начального и конеч го адресов, формирователь числовых сигналов, схему сравнения чисел, блок управления, счетчик, триггер, дешифратор, две схемы И и схему ИЛИ С.1 . . Недостатком этого устройства яь.ляется то, что оно не обеспечивает контроля накопителя, построенного на динамических элементах памяти, т.е. имеет недостаточно широкую область применения. Наиболее близким техническим решением к и.зобретению является уст ройство для контроля накопителя, со держащее формирователь адресных сиг налов, соединенный с имитатором ввода начального адреса, со схемой сравнения адресов, подключенной к имитатору ввода конечного адреса и формирователю числовых сигналов, соединенному со схемой сравнения чи ла, счетчик, подсоединенный к дешифратору, триггер, блок управления соединенный со.счетчиком, дешифрато ром, триггером, с формирователями числовых и адресных сигналов, со , схемами сравнения числа и адреса, с коммутатором тестовых сигналов, со вторым блоком управления,с пер:вой схемой ИЛИ, входы которой подсоединены к выходам первой и второй схем И, входы которых соединены со схемой сравнения чисел и со вторым блоком управления, регистр адреса, подключенный к формирователю адресных сигналов и ко второй схеме ИЛИ, три схемы И, соединенные с блоками управления С 2 . Недостатками этого устройства являются низкие быстродействие и надежность, так как оно не обеспечивает проверки влияния строк накопителя друг на друга в период хранения информации в условиях отсутствия регенерации. Целью изобретения является повышение быстродействия и надежности устройства. Поставленная цель достигается тем, что в устройство для контроля накопителей, содержащее формирователь адресных сигналов, блок сравнения адресов, блок местного управления, датчик начального адреса, датчик конечного адреса, формирователь числовых сигналов, блок сравнения- чисел, блок управления, счетчик чмпульсов, первый триггер, первый дешифратор, регистр адреса и элементы И, причем выход датчика начального адреса соединен с первым входом формирователя адресных сигналов, второй и третий входы которого подключены соответственно к первому и ко второму выходам блока управления, третий выход которого подключен к первому входу регис тра адреса, выход которого соединен .с четвертым входом формирователя адресных сигналов, пятый вход которого подключен к выходу первого элемента И, а первый и второй выходы соединены соответственно с первым входом блока сравнения адресов и со вторыми входами регистра адреса и блока сравнения адресов, третий вход которого подключен к выходу датчика конечного адреса, четвертый выход блока управления соединен с первыми входами первого элемента И и блока сравнения чисел, второй вход которого подключен к выходу формирователя числовых сигналов, а выход соединен с первым входом второго элемента И, второй вход которого подключен к пятому выходу блока управления, шестой и седьмой выходы которого подключены соответственно к первому и ко второму входам формирователя Числовых сигналов, а восьмой и девятый выходы соединены со входами счетчика импульсов, выход которого подключен ко входу первого дешифратора , первый и второй выходы которого соединены соответственно со вторым входом первого элемента И и с, первым входом блока управления, второй вход которого подключен к выходу блока местного управления, вход которого соединён с выходом второго элемента И, третий вход блока сравнения чисел является Информационным входом устройства, выходы формирователей адресных и числовых сигналов являются соответственно . адресными и информационным выходами устройства, введены второй дешифратор, второй триггер и элементы И, с третьего по шестой, причем вход второго дешифратора соединен с первым выходом формирователя адресных сигналов, а выход - с первым входом третьего элемента И, третьим входом первого элемента И и третьими входами формирователя числовых сигналов и блока управления, девятый и десятый выходы которого подключены соответствен«о к первым входам четвертого и пятого элементов И, выходы которых подключены ко входам первого триггера, выход которого соединен с первый входом шестого элемента И, вторые входы элементов И, с третьего по шестой, соединены с третьим выходом первого дешифратора и с четвертыми входами блока управления и формирователя числовых сигналов, пятый и шестоЛ входы которого подключены соответственно к первому выходу второго триггера и первым входом датчика начального адреса : и датчика конечного адреса и к выходу шестого элемента И и входу второго триггера, второй выход кото рого соединен со вторыми входами датчика начального адреса и датчика конечного адреса, седьмой вход формирователя числовых -сигналов подключен к выходу первого элемента/И и пятому входу блока управления, шейтой вход которого соединен с выходом третьего элемента И, третий вхо которого и третий вход шестого элемента И подключены к четвертому выходу блока управления, третий вхо четвертого элемента И соединен с выходом блока сравнения адресов. :

На фиг. 1 представлена функциональная схема предложенного устройства; на фиг. 2 и 3 - соответственно функциональные схемы блока управления и формирователя числовых сигналов .

Устройство (фиг. 1) содержит формирователь 1 адресных сигналов, блок 2 сравнения адресов, блок 3 местного управления, предназначенный для пуска и останова работы

устройства, датчик 4 начального адреса, датчик 5 конечного адреса, формирователь 6 числовых сигналов, блок 7 сравнения чисел, блок 8 управления, счетчик 9 импульсов, первый триггер 10, первый дешифратор 11, первый элемент И 12, регистр 13 адреса, второй элемент И 14, второй дешифратор 15, элементы И с третьего по шестой 16-19 и второй триггер 20.

0 Блок управления содержит (фиг. 2) элементы ИЛИ 21 и 22., элемент И 23. и 24, триггер 25, элементы И 26-29, элемент ИЛИ 30, триггеры 31 и 32, элемент И 33 и формирователь управляющих сигналов 34. Формирователь

5 числовых сигналов (фиг. 3) содержит коммутатор 35, триггеры 36 и 37, элемент ИЛИ 38 и элементы И 39 - 41. Формирователь управляющих сигналов формирует сигналы ВИ 42-46.

0 Формирователь адресных сигналов содержит счет.чик строк и счетчик столбцов (не показаны).

Устройство работает следующим , образом.

5

В работе устройства можно выделить Следующие основные этапы: взапоминающие элементы (ЗЭ) первой (контролируемой) строки накопителя записывается (нулевая) еди0ничная информация; в ЗЭ следующей по порядку строки накопителя производится запись единиц (нулей); считываетая информация из ЗЭ первой строки с контролем

5 правильности считывания; при этом проверяется сохранность информации в ЗЭ контролируемой строки в условиях обращения к соседней строке, т.е. отсутствие влияния строки на строку; номер контролируемой строки

0 изменяется последовательно от первой до последней (или от начальной до конечной), а затем в обратном порядке. .

Первоначально все. блоки устроит

5 ства установлены в нулевое состояние (цепи установки в О условно не показаны). Блок 8 (фиг. 1) формирует режим записи в 39 контролируемой строки, код

0 адреса которой (начальный адрес) вводится из датчика 4, по всем раз-, рядам накопителя. С выхода коммутатора 35 (фиг. 3) формирователя 6 нулевой сигнал подается на вы5ход устройства (а затем на информационный вход контролируемого накопителя) . В блоке 8 с помощью первого временного сигнала ВИ-,

формируются управляющие сигналы (триггером 32 и элементом И 28) для сче0та столбцов и подаются на вход формирователя , что обеспечивает последовательное изменение его

ко

нулевого

до

состояний от нечного.

При записи нулевойинформаци в последний ЗЭ контролируемой строки на выходе дешифратора 15 появляется сигнал, разрешающий изменение состояния триггера 36 (через элементы И 39 и ИЛИ 38), формирование импульса записи в регистр 13 (через элементы И 29 и ИЛИ 22), формирование управляющих сигналов для счета строк формирователем 1 (через элеме,нты И 29 и ИЛИ 21), изменение состояния тригера 31. В связи с этим по ВИ адрес контролируемой строки эапоминается в регистре 13, изменяется состояние счетчика строк в формирователе 1, изменяется состояние триггера 36 в формирователе 6, а по ВИ изменяется состояние, триггера 31, что приводит к запрету прохождения сигналов через элемен-е ты И 39 и 29, а такЖе к разрешению прохождения сигналов через элемент И 24..

Далее происходит запись единичной информации в ЗЭ строки, соседней с контролируемой, по всем разрядам Накопителя в течение времени, равного периоду регенерации, Определение соответствующего отрезка времени осуществляется счетчиком 9 и дешифратором 11. Управляю1цие сигналы для счетчика 9 формируются элементом И 29 с помощью ВИ при условии разрешения с дешифратора 15. Через отрезок вреЛени, равный периоду регенерации, формируются сигналы на первом выходе дешифратора 11 и на выходе дешифратора 15, разрешающие изменение состояния триггера 36, изменение состояния триггера и формирование импульса записи из регистра 13 в счетчик строк фо.рмирователя 1. В соответствии с этим по с выхода формирователя 6 выдается нулевая информация, а по .счетчик строк формирователя 1 заносится адрес контролируемой строки из регистра 13, и в блоке 8 формируется режим считывания.

Далее происходит контрольное считывание из ЗЭ контролируемой строки, сравнение считанной информации блоком 7 с ранее записанной информацией и при обнаружении ошибки происходит останов работы устройства (через элемент И 12 и ёлок 3) Таким образом проверяется сохранность информации в течение отрезка времени, равного периоду регенерации в накопителе, при обращении к соседним ЗЭ в режиме записи информации, имеющей противоположное значение относительно хранимой. Во время проверки правильности считанной информации из последнего ЗЭ контролируемой строки на вы-.

ходе дешифратора 15 имеется разрешающий сигнал, а по заднему фронту ВИ появляется разрешающий сигм наЯ на третьем выходе дешифратора ра 11, эти сигналы позволяют изме нить состояние счетчика строк в формирователе 1 (через элементы ты и 26 и ИЛИ 21) (фиг. 2) и состояние триггера 25 (через элементы И -16 и ИЛИ 30) по ВИ/, блок 8

формирует режим записи, по ВИ

следующего временного цикла в счетчике строк формирователя 1 (фиг. 1) устанавливается код адреса следующей контролируемой строки.

5 Далее в ЗЭ контролируемой строки производится запись нулевой информации. При этом состояние счетчика. 9 не изменяется, т.е. на третьем выходе дешифратора 11 сохраняетQ ся разрешающий сигнал и при записи

в последний ЗЭ контролируемой стро ки опять формируется разрешающий сигнал на выходе дешифратора 15. ;Эти сигналы позволяют изменить сос5 тояние триггера 3& (через элемен/ты И 40 и ИЛИ 38) в формирователе 6, изменить состояние счётчика строк в формирователе 1 (через элементы И 27 и ИЛИ 22) По BИ, изме-; няется состояние триггера 36, запи сывается информация из счетчика строк формирователя 1 в регистр 13, т.е. запоминается адрес новой контролируемой строки, по заднему фронту ВИ изменяется состояние счетчика строк

5 формирователя 1 и счетчика 9. Далее, по ВИ/, при разрешении на втором выходе дешифратора 11 формируется разрешающий сигнал для установки в нулевоесостояние счетчика 9 (че0 рез элемент И 23). Затем осуществляется запись единичной информации в ЗЭ соседней строки в течение времени, равного периоду регенерации, и т.д. до тех пор, пока код адреса на

5 выходе формирователя 1 не совпадает с кодом конечного адреса вводимого датчиком 5. .Обращение к последней строке осуществляется трижды: в режиме записи единичной информации

- в течение времени, равного периоду регенерации, - для контроля сохранности информации в ЗЭ предьщущей строки; второй раз -.в режиме записи нулевой информации в период, когда эта строка является контроли5 руемой, и в третий раз - в режиме контрольного считывания.

После третьего обращения к последней строке происходит переход к следующему этапу работы устройства. Это 0 делается следующим образом. Па триггере 10 запоминается второе обращение к последней ст-роке .(режим записи нулевой информации);при этом управление триггером 10 осуществляет5 ся через элемент И 17. При обращении к последнему ЗЭ последней строки в режиме контрольного считывания элементом И 19 формируется управляющий сигнал, который изменяет состояние триггера 20; в связи с этим счетчики строк и столбцов формирователя 1 переключаются в реверсивный режим, а датчики 4 и 5 изменяют свое назначение на обратное, т.е. устройство начинает .работать при обратном переборе столбцов и строк. Этот этап проверки необходим для выявления динамического влияние на информа-цию, хранимую в ЗЭ последних строк в тех практически важных случаях, когда накопитель (матрица памяти), разделен на две подматрицы, между которыми расположен блок усилителей считывания. В этих случаях и при том, что контролируемой является последняя строка матрицы или подмарицы накопителя, обращение к еле-. дующей строке, т.е. к первой, означает переход в другую подматрицу, и эффекта воздействия соседней строки на контролируемую не получается,Изме нение порядка следования етрок позво ляет избежать этого недостатка. Посл окончания этого этап51 проверки ocyiiie ствляется переключение триггера 37 (через элемент И 41), а триггер 20 переключается в исходное состояние. Далее устройство работает по описанному выше алгоритму, но формирова- тель 6 в режиме записи в ЗЭ контролируемой строки формирует единичинформацию, а в режиме записи в ЗЭ соседней строки в течение перионулевую инфорда регенерации мацию и т.д. Таким образом, предлагаемое устройство позволяет обеспечить контроль накопителей, построенных как на статических, так и на динамических элементах памяти, что расширяет область его применения, а также обеспечивает проверку влияния строк накопителя друг на друга в период хранений информации в условиях отсутствия регенерации и тем самым выявляет примерно на 5% больше дефектных элементов памяти, чем это позволяет базовый объект, и при этом обеспечивает. Меньшие затраты времени на контроль накопителей. Что повышает его надежность и быстродействие .I Технико-экономические преимущества предложенного устройства заключаются в епо более высоких надежности и быстродействии, а также в более широкой области его применения, по сравнению с прототипом.

21

Г7иГ

A /

II

1

23

25

2

7v7k .

IS,

t

:7г

n

±

.г